项目9 数字电路基础

项目9数字电路基础项目9数字电路基础1．掌握数制与编码、逻辑门电路、逻辑代数的基本公式和定理，逻辑函数的表示与化简。2．掌握组合逻辑电路的分析和设计方法，若干典型组合逻辑电路的组成、工作原理与应用。3．掌握触发器的工作原理和逻辑功能、触发器的触发方式、由触发器构成的计数器和寄存器的分析方法、一般时序逻辑电路的分析方法。4．掌握555定时器的内部结构及工作原理，由555定时器组成的单稳态触发器和双稳态触发器。任务目标任务9.1认知数制与编码9.1.1数制表示数码中每一位的构成及进位的规则称为进位计数制，简称数制。任务9.1认知数制与编码9.1.1数制(1)十进制数。(2)二进制数。(3)八进制数。(5)二进制数与八进制数的相互转换。(4)十六进制数。(6)二进制数与十六进制数的相互转换。(7)十进制数与任意进制数的相互转换。任务9.1认知数制与编码9.1.2编码(3)格雷码。(1)8421BCD码。(2)2421BCD码。任务9.2基本逻辑门电路及应用(1)逻辑状态的表示方法。表9-5常见的对立逻辑状态一种状态高电位有脉冲闭合真上是1另一种状态低电位无脉冲断开假下非0任务9.2基本逻辑门电路及应用(2)高、低电平规定。图9-12正逻辑和负逻辑任务9.2基本逻辑门电路及应用

(3)正、负逻辑规定。正逻辑：用1表示高电平，用0表示低电平的逻辑体制。负逻辑：用1表示低电平，用0表示高电平的逻辑体制。任务9.2基本逻辑门电路及应用9.2.1分析与逻辑和与门电路9.2.1.1与逻辑图9-13用串联开关说明与逻辑关系任务9.2基本逻辑门电路及应用9.2.1分析与逻辑和与门电路9.2.1.1与逻辑图9-14与门电路任务9.2基本逻辑门电路及应用9.2.1分析与逻辑和与门电路9.2.1.2工作原理(1)工作原理。VA=0V，VB=0V，VD1、VD2均导通，VY=0V。VA=6V，VB=0V，VD1截止，VD2导通，VY=0V。任务9.2基本逻辑门电路及应用9.2.1分析与逻辑和与门电路9.2.1.2工作原理(1)工作原理。VA=0V，VB=6V，VD1导通，VD2截止，VY=0V。VA=6V，VB=6V，VD1、VD2均截止，VY=6V。(2)逻辑函数式。Y=A·B或Y=AB (9-6)任务9.2基本逻辑门电路及应用9.2.1分析与逻辑和与门电路9.2.1.2工作原理(3)真值表。真值表见表9-6。表9-6与门真值表输入输出ABY001101010001任务9.2基本逻辑门电路及应用9.2.1分析与逻辑和与门电路9.2.1.2工作原理(4)逻辑功能。如图9-15所示，与门逻辑功能为“有0出0，全1出1”。即Y=ABCD图9-15四输入端与门电路任务9.2基本逻辑门电路及应用9.2.2分析或逻辑和或门电路9.2.2.1或逻辑图9-16用并联开关说明或逻辑关系任务9.2基本逻辑门电路及应用9.2.2分析或逻辑和或门电路9.2.2.1或逻辑

图9-17或门电路任务9.2基本逻辑门电路及应用9.2.2分析或逻辑和或门电路9.2.2.2工作原理(1)工作原理。VA=0V，VB=0V，VD1、VD2均截止，VY=-12V。VA=6V，VB=0V，VD1导通，VD2截止，VY=6V。任务9.2基本逻辑门电路及应用9.2.2分析或逻辑和或门电路9.2.2.2工作原理(1)工作原理。VA=0V，VB=6V，VD1截止，VD2导通，VY=6V。VA=6V，VB=6V，VD1、VD2均导通，VY=6V。任务9.2基本逻辑门电路及应用9.2.2分析或逻辑和或门电路9.2.2.2工作原理(2)逻辑函数式。Y=A

B (9-7)(3)真值表。表9-7给出了或门真值表。表9-7或门真值表输入输出ABY001101010111任务9.2基本逻辑门电路及应用9.2.2分析或逻辑和或门电路9.2.2.2工作原理(4)逻辑功能。或门的逻辑功能为“全0出0，有1出1”，其逻辑表达式为Y=A

B

C

D (9-8)图9-18四输入端或门电路任务9.2基本逻辑门电路及应用9.2.3分析非逻辑和非门电路9.2.3.1非逻辑关系图9-19非门电路任务9.2基本逻辑门电路及应用9.2.3分析非逻辑和非门电路9.2.3.2工作原理(1)工作原理。VA=6V，VT导通，VY=0。VA=0V，VT截止，VY=6V。任务9.2基本逻辑门电路及应用9.2.3分析非逻辑和非门电路9.2.3.2工作原理(2)逻辑函数式(9-9)(3)真值表。表9-8给出了非门真值表。表9-8非门真值表输入输出AY0110(4)逻辑功能为“有0出1，有1出0”。任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.1与非门(1)电路组成。在与门后面接一个非门，就构成了与非门，如图9-20所示。图9-20与非门电路任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.1与非门(2)逻辑符号。在与门输出端加上一个小圆圈，就构成了与非门的逻辑符号。(3)函数表达式。与非门的函数逻辑式为(9-10)任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.1与非门(4)真值表。表9-9给出了与非门的真值表。表9-9与非门真值表ABA

B0011010100011110(5)逻辑功能。与非门的逻辑功能为“全1出0，有0出1”。任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.2或非门(1)电路组成。在或门后面接一个非门就构成了或非门，如图9-21所示。图9-21或非门电路任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.2或非门(2)逻辑符号。在或门输出端加一小圆圈就变成了或非门的逻辑符号。(3)逻辑函数式。或非门逻辑函数式为(9-11)任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.2或非门(4)真值表。表9-10给出了或非门的真值表。表9-10或非门真值表ABA

B0011010101111000(5)逻辑功能。或非门的逻辑功能为“全0出1，有1出0”。任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.3异或门(1)电路组成。异或门的电路如图9-22(a)所示。(2)逻辑符号。异或门的逻辑符号如图9-22(b)所示。图9-22异或门电路任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.3异或门(3)逻辑函数式。异或门的逻辑函数式为上式通常也写成(9-12)(9-13)任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.3异或门(4)真值表。表9-11给出了异或门真值表。表9-11异或门真值表ABY001101010110(5)逻辑功能：当两个输入端的状态相同(都为0或都为1)时输出为0；反之，当两个输入端状态不同(一个为0，另一个为1)时，输出端为1。(6)应用：判断两个输入信号是否不同。任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.4同或门(1)电路组成。在异或门的基础上，最后加上一个非门就构成了同或门，如图9-23(a)所示。(2)逻辑符号。同或门逻辑符号如图9-23(b)所示。图9-23同或门电路任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.4同或门(3)逻辑函数式。同或门逻辑函数式为(9-14)同或门逻辑函数式通常也写成(9-15)任务9.2基本逻辑门电路及应用9.2.4分析复合门电路9.2.4.4同或门(4)真值表。表9-12给出了同或门的真值表。表9-12同或门真值表ABY001101011001(5)逻辑功能：当两个输入端的状态相同(都为0或都为1)时输出为1；反之，当两个输入端状态不同(一个为0，另一个为1)时，输出端为0。(6)应用：判断两个输入信号是否相同。任务9.3组合逻辑电路9.3.1组合逻辑电路的分析(1)分析步骤。由逻辑门构成的组合逻辑电路，其分析过程通常分为以下三个步骤：1)根据给定的逻辑电路写出输出函数的逻辑表达式。2)根据已写出的输出函数的逻辑表达式，列出真值表。任务9.3组合逻辑电路9.3.1组合逻辑电路的分析(1)分析步骤。由逻辑门构成的组合逻辑电路，其分析过程通常分为以下三个步骤：3)根据逻辑表达式或真值表，判断电路的逻辑功能。任务9.3组合逻辑电路9.3.1组合逻辑电路的分析(2)分析举例。分析如图9-24所示组合逻辑电路的功能。图9-24逻辑电路图任务9.3组合逻辑电路9.3.1组合逻辑电路的分析表9-13真值表ABCF00001111001100110101010100010111任务9.3组合逻辑电路9.3.2组合逻辑电路的设计(1)设计步骤。用逻辑门设计组合逻辑电路时，一般需要经过与分析过程相反的以下三个步骤：1)根据功能要求列出待设计电路的真值表。2)根据真值表求出与逻辑门类型相适应的输出函数的最简表达式。3)根据输出函数表达式画出电路。任务9.3组合逻辑电路9.3.2组合逻辑电路的设计(2)设计举例。设A、B、C为某保密锁的三个按键，当键单独按下时，锁既不打开也不报警；只有当A、B、C或者A、C分别同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，试用与非门设计此保密锁的逻辑电路。1)进行逻辑规定。设A、B、C为三个按键，按下为1，不按为0。设F、G分别为开锁信号和报警信号，开锁为1，不开锁为0。报警为1，不报警为0。任务9.3组合逻辑电路9.3.2组合逻辑电路的设计2)列真值表。根据逻辑规定列真值表见表9-14。表9-14真值表ABCFG0000000101010010110110000101101101011110任务9.3组合逻辑电路9.3.2组合逻辑电路的设计3)求最简逻辑表达式。经化简得F和G的表达式分别为4)画逻辑图(如图9-25所示)。将上式进行变换得：任务9.3组合逻辑电路9.3.2组合逻辑电路的设计图9-25逻辑电路图任务9.4时序逻辑电路及应用9.4.1认知基本触发器(1)电路结构与符号图。图9-26与非门组成的基本RS触发器任务9.4时序逻辑电路及应用9.4.1认知基本触发器(2)工作原理与真值表。1)当=0，=1时，因=0，G2门的输出端，G1门的两输入为1，因此G1门的输出端Q=0。2)当=1，=0时，因=0，G1门的输出端Q=1，G2门的两输入为1，因此G2门的输出端。任务9.4时序逻辑电路及应用9.4.1认知基本触发器(2)工作原理与真值表。3)当=1，=1时，G1门和G2门的输出端被它们的原来状态锁定，故输出不变。4)当=0，=0时，则有。若输入信号=0，=0之后出现=1，=1，则输出状态不确定。任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.1同步RS触发器(1)电路结构与符号图。同步RS触发器，如图9-27所示。图中C为控制信号，也称为时钟信号，记为CP。图9-27同步RS触发器电路结构和逻辑符号任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.1同步RS触发器(2)真值表。同步RS触发器的真值表见表9-16。表9-16同步RS触发器的真值表CPRSQnQn+10xx01*0xx0010001001任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.1同步RS触发器(2)真值表。同步RS触发器的真值表见表9-16。表9-16同步RS触发器的真值表CPRSQnQn+110101011110011011111*11111*Qn任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.1同步RS触发器(3)特性方程。触发器的次态Qn+1与现态Qn以及输入S、R之间的关系式称为特性方程。由特性表可得门控RS触发器的特性方程为：，RS=0(约束条件) (9-16)任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.2同步D触发器(1)电路结构与符号图。把同步RS触发器做成如图9-28所示的形式，有S=D，，该形式的触发器称为D触发器或D锁存器。图9-28

D触发器电路结构和逻辑符号任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.2同步D触发器(2)真值表。同步D触发器真值表见表9-17。表9-17同步D触发器的真值表CPDQnQn+10x000x111000101011011111(3)特性方程。Qn+1=D (9-17)任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.3同步JK触发器(1)电路结构与符号图，如图9-29所示。JK触发器有两个输入控制端，分别用J和K表示，这是一种逻辑功能齐全的触发器，它具有置0、置1、保持和翻转四种功能。图9-29

JK触发器电路结构和逻辑符号任务9.4时序逻辑电路及应用9.4.2认知其他触发器及触发器的触发方式9.4.2.3同步JK触发器表9-18同步JK触发器的真值表CPJKQnn+10xx000xx01100001001110100101101100111011111011111*0(3)特性方程。(9-18)Jn+Qn任务9.4时序逻辑电路及应用9.4.3认知寄存器9.4.3.1数码寄存器(1)清除数码。(2)寄存数码。(3)保存数码。(4)输出数码Q3。任务9.4