S3C2410处理器硬件结构

第4章S3C2410A处理器硬件结构4.1S3C2410A处理器概述4.2引脚介绍4.3特殊功能存放器4.4最小应用系统设计S3C2410是Samsung公司推出的一款16/32位RISC处理器，基于ARM920T内核，支持ARM和Thumb指令集，芯片内集成丰富外设，而且具有非常低的功率消耗。使该系列微控制器特别适用于工业控制、医疗系统、访问控制和POS机等场合。在小尺寸上为手持设备和普通应用提供了低价格、低功耗、高性能的解决方案。4.1S3C2410A处理器概述ARM公司的技术规范芯片制造厂商的扩展S3C2410A在包括ARM920T内核的同时，还增加了丰富的外围资源。具备16KB的指令Cache和16KB的数据Cache和MMU高性能嵌入式系统的总线标准AMBA扩展高速总线AHB外部存储器管理桥接高速外设总线APB1个LCD控制器，支持STN和TFT液晶显示屏；4个通道的DMA，支持存储器和I/O口之间的传输；3个通道的UART；SD卡接口和MMC卡接口；2个USB主机接口，1个USB设备接口；时钟管理MPLL；16位看门狗定时器；2个SPI接口；APB总线总裁、译码控制；APB总线总裁、译码控制；1个中断控制器；电源管理，具有普通、空闲、掉电等模式；1个通道的IIC接口；1个通道IIS总线接口；117位通用I/O口；具有日历功能的RTC；8通道的10位ADC（触摸屏）4个有PWM功能的16位定时器4.2引脚介绍S3C2410共有272引脚，采用FBGA封装，主要分为总线控制信号、各类元器件接口信号以及电源时钟控制信号。引脚分布底视图如下图。各引脚名称如书中表4.1所示。4.3特殊功能存放器存放器的状态决定硬件如何工作，为了使硬件工作于某种状态，可以通过修改存放器的值来实现。例如：S3C2410X处理器的工作频率可达203MHz，但决不是只能工作于该频率。可以通过修改内部存放器的值，使处理器工作在不同的频率下，通常所说的超频就是通过修改CPU的时钟相关的存放器的值来实现的。在S3C2410的地址空间0x48000000～0x60000000之间，存有大量的SFR〔SpecialFunctionRegisters，特殊功能存放器〕用于实现对内部外围模块的控制。特殊功能存放器在书中表4.3中列出。注意：表中所给的只是小端方式地址，只可以用在小端模式，假设使用大端模式，必须采用大端地址。访问单元中的B表示8位存放器，必须使用LDRB/STRB或字符型指针〔charint*〕访问。访问单元中的HW表示16位存放器，必须使用LDRH/STRH或字符型指针〔shortint*〕访问。访问单元中的W表示32位存放器，必须使用LDR/STR或字符型指针〔int*〕访问。本书为了方便使用，在文件def.h中对特殊功能存放器统一定义。同时定义了全局使用的数据类型和各种起始地址。#defineU32unsignedint#defineU16unsignedshort#defineS32int#defineS16shortint#defineU8unsignedchar#defineS8char#defineTRUE 1#defineFALSE 0#defineFCLK202800000#defineHCLK(202800000/2)#definePCLK(202800000/4)#defineUCLKPCLK#define_RAM_STARTADDRESS0x30000000#define_NONCACHE_STARTADDRESS 0x31000000#define_ISR_STARTADDRESS 0x33ffff00#define_MMUTT_STARTADDRESS 0x33ff8000#define_STACK_BASEADDRESS 0x33ff8000#defineHEAPEND 0x33ff00004.4最小系统一个嵌入式处理器自己是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，那么还要加上存储器系统，然后嵌入式处理器芯片才可能工作。这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。而大多数基于ARM处理器核的微控制器都有调试接口，这局部在芯片实际工作时不是必需的，但因为这局部在开发时很重要，所以也把这局部也归入最小系统中。嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)可选，因为许多面向嵌入式领域的微控制器内部集成了程序和数据存储器——最小系统框图可选，但是在样品阶段通常都会设计这局部电路嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)4.4.1电源电路设计供电系统(电源)电源系统为整个系统提供能量，是整个系统工作的根底，具有极其重要的地位，但却往往被忽略。如果电源系统处理得好，整个系统的故障往往减少了一大半。4.4.1电源电路设计嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)供电系统(电源)设计电源时要考虑的因素：1.输出的电压、电流、功率；2.输入的电压、电流；3.平安因素；4.输出纹波；5.电池兼容和电磁干扰；6.体积限制；7.功耗限制；8.本钱限制。复位模块和端口存放器所需要的电源：1.8V1.分析需求S3C2410A处理器所需要的电源类型：处理器内核所需电源：1.8V

PLL模块所需要的模拟电源和数字电源：1.8V

RTC模块为时钟电路提供的电源：1.8V存储器端口和普通IO口所诩的数字电源：3.3V

ADC模块所需要的模拟电源：3.3V由此可见，在电源系统中，至少需要3.3V和1.8V的两种直流稳压电源，如果对AD要求精度，模拟电源局部需要单独设计。2.设计电源电路实际的电源电路设计还需要考虑整个电路板的其他模块对电源的需求，并具体到对1.8V和3.3V的需求。除处理器外，其他模块对1.8V电源有需求的较少，但对3.3V电源有需求的模块较多。

2.设计电源电路电源设计在确定电压需求之后，需重点分析功耗要求。S3C2410A处理器1.8V消耗的电流约100mA。为了保证可靠性并留下余量，那么电源系统1.8V能够提供的电流应当大于300mA。整个系统在3.3V上消耗的电流与其他功能模块和外部条件有很大的关系，这里假设电流不超过300mA，这样，电源系统3.3V能够提供600mA电流即可。分析得到以下参数：

3.3V电源设计最大电流：600mA；

1.8V电源设计最大电流：300mA。2.设计电源电路电源设计在确定电压和功耗需求之后，需分析的就是电源的纹波、效率、调整率、外部提供的输入电源等。其中的输入电源通常选择高质量的5V直流稳压电源。5V输入电压经过DC-DC转换器可以实现5V到3.3V和5V到1.8V的转换。电路如下图。DC-DC模块的输入和输出需加滤波电容；电源设计通常采用LED指示灯提示；RTC模块需要长期供电，即使外部掉电也不能让RTC模块停止工作，因此添加电池来供电。嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)4.4.2晶振电路设计目前所有的微控制器均为时序电路，需要一个时钟信号才能工作，大多数微控制器具有晶体振荡器。简单的方法是利用微控制器内部的晶体振荡器，但有些场合〔如减少功耗、需要严格同步等情况〕需要使用外部振荡源提供时钟信号。时钟系统S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，通过引脚OM[3:2]来进行选择：

OM[3:2]=00时，MPLL和UPLL的时钟均选择外部振荡器；

S3C2410AS3C2410AOM3OM2S3C2410X微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，通过引脚OM[3:2]来进行选择：

OM[3:2]=11时，MPLL和UPLL的时钟均选择外部时钟源。VDDOM3OM2S3C2410AS3C2410A外部振荡器晶振电路设计外部振荡器电路有12MHz晶振和2个15pF的微调电容组成，12MHz的时钟信号经过片内的PLL倍频可以到达203MHz。系统所需要的RTC时钟采用相同的方式。嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)4.4.3复位电路设计微控制器在上电时状态并不确定，这造成微控制器不能正确工作。为解决这个问题，所有微控制器均有一个复位逻辑，它负责将微控制器初始化为某个确定的状态。这个复位逻辑需要一个复位信号才能工作。一些微控制器自己在上电时会产生复位信号，但大多数微控制器需要外部输入这个信号。复位及其配置系统复位电路可以使用简单的阻容复位，这个电路本钱低廉，但不能保证任何情况产生稳定可靠的复位信号，所以一般场合需要使用专门的复位芯片。阻容复位电路S3C2410AnRESETVDD10k10uF简单使用的复位电路设计本系统采用较简单的RC复位电路，经使用证明，其复位逻辑是可靠的。复位电路如下图：该复位电路的工作原理如下：在系统上电时，通过电阻R108向电容C162充电，当C162两端的电压未到达高电平的门限电压时，Reset端输出为高电平，系统处于复位状态；当C162两端的电压到达高电平的门限电压时，Reset端输出为低电平，系统进入正常工作状态。当用户按下按钮RESET时，C162两端的电荷被泻放掉，Reset端输出为高电平，系统进入复位状态，再重复以上的充电过程，系统进入正常工作状态。实际工程使用的复位电路设计SP708/R/S/T——低功耗微处理器复位监控芯片：复位脉冲宽度-200ms；最大电源电流40uA；支持开关式TTL/CMOS手动复位输入；

Vcc下降至1V时，nRESET信号仍然有效；

SP708/R/S/T支持高/低电平两种方式。S3C2410A嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)4.5JTAG调试接口设计调试与测试接口不是系统运行必须的，但现代系统越来越强调可测性，调试、测试接口的设计也要重视了。S3C2410A有一个内置JTAG调试接口，通过这个接口可以控制芯片的运行并获取内部信息。调试测试接口4.5.1JTAG概述JTAG是JointTestActionGroup〔联合测试行动组〕的简称。IEEE1149.1标准是由JTAG这个组织最初提出来的，最终由IEEE批准并标准化的，所以，IEEE1149.1标准也俗称JTAG标准。JTAG标准主要用于芯片内部测试及对系统进行仿真、调试。在芯片内部封装专门的电路测试访问接口〔TAP〕，通过专用的JTAG测试工具对内部节点进行测试。目前，大多数复杂的器件都支持JTAG协议，如ARM、DSP、FPGA等。1.TAP接口TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据存放器〔DR〕和指令存放器〔IR〕。标准的TAP总共包括5个信号接口：TCK：测试时钟，为TAP的操作提供了一个独立的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。TMS：测试模式选择，用来控制TAP状态机的转换。TMS信号在TCK的上升沿有效。TDI：数据输入，所有要输入到特定存放器的数据都是通过TDI接口一位一位串行输入的。TDO：数据输出，所有要从特定的存放器中输出的数据都是通过TDO接口一位一位串行输出的。TRST：JTAG复位信号，可以用来对TAP控制器进行复位。2.边界扫描在JTAG调试中，边界扫描是一个很重要的概念。边界扫描技术的根本思想是在靠近芯片的输入输出管脚上增加一个移位存放器单元，称为边界扫描存放器。芯片处于调试状态时，这些边界扫描存放器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描存放器单元，可以实现对芯片输入输出信号的观察和控制。如果需要捕获芯片某个管脚上的输出，首先需要把该管脚上的输出装载到边界扫描链的存放器单元中去，然后通过TDO输出，这样，就可以从TDO上得到相应管脚上的输出信号。如果要在芯片的某个管脚上加载一个特定的信号，那么首先需要通过TDI把期望的信号移位到与相应管脚相连的边界扫描链的存放器单元里去，然后将该存放器单元的值加载到相应的芯片管脚。1〕14针JTAG接口定义引脚名称描述1、13VCC接电源3nTRST测试系统复位信号5TDI测试数据串行输入7TMS测试模式选择9TCK测试时钟11TDO测试数据串行输出12NC未连接其他GND接地4.5.2接口电路设计2〕20针JTAG接口定义引脚名称描述1VTref目标板参考电压，接电源2VCC接电源3nTRST测试系统复位信号5TDI测试数据串行输入7TMS测试模式选择9TCK测试时钟11RTCK测试时钟返回信号13TDO测试数据串行输出