电子技术数字部分1

电子技术数字部分前进绪论模拟部分数字部分〔点击进入有关部分〕电子技术退出第二编数字部分返回第十章数字电路根底第十一章逻辑代数第十二章组合逻辑电路第十三章触发器第十四章时序逻辑电路前进第十五章脉冲电路第十六章数模与模数转换退出第十章数字电路根底数字信号、计数制、逻辑关系、根本数字电路——逻辑门电路本章主要内容：返回前进10.1数字电路概述1．模拟信号与数字信号模拟信号是指模拟自然景象〔如温度、光照等〕而得出的电流或电压，普通是延续、平滑变化的信号，也能够断续变化，但任一时辰都有各种能够的取值。在时间上和取值上都是断续的，只需2个取值：高电平、低电平，分别用数字1、0表示。2．数字电路处置数字信号的电路叫数字电路，又叫逻辑电路。数字电路分为：〔逻辑〕门电路〔数字电路根本单元〕、组合〔逻辑〕电路、时序〔逻辑〕电路等。3．数字电路特点抗干扰性强、性能稳定、速度快、精度高、易于集成、本钱低等。10.2数制与码制1．十进制〔decimalsystem〕由十个根本数码0、1、2、3、4、5、6、7、8、9，恣意数字均由这十个根本数码构成。2．二进制〔binarysystem〕由两个根本数码0、1，恣意数字均由这两个根本数码构成。逢十进一、借一当十。逢二进一、借一当二。4．十进制与二进制的互换〔1〕二进制转换为十进制〔数码乘权相加〕整数转换：小数转换：〔(0.0101)2＝0×2-1=1×2-2+0×2-3+1×2-4＝(0.3125)10混合转换〔整数部分和小数部分分别转换〕(1011)2＝1×20+0×21+1×22+1×23＝(11)10(1011.0101)2＝(11.3125)10〔2〕十进制转换为二进制①十进制整数转为二进制整数〔11〕10＝〔1011〕2②十进制小数转为二进制小数乘2取整、积为0止、高位陈列除2取余、商为0止、低位陈列〔0.11〕10＝〔0.75〕2留意，有乘不尽的情况。如〔0.3〕10≈〔0.010011…〕2③混合转换：整数部分和小数部分分别转换。5．其他进制数〔1〕八进制〔octal〕八个根本数码：0、1…7，逢八进一、借一当八。〔5〕8＝〔757〕10 〔1688〕10＝〔3230〕8〔2〕十六进制〔hexadecimal〕十六个根本数码：0、1…9、A、B、C、D、E、F，逢十六进一、借一当十六。八进制数与十进制数之间的转换类似于二进制。十六进制数与十进制数之间的转换类似于二进制。〔9ADF〕16＝〔20355807〕10 〔966922〕10＝〔BC10A〕16十六进制数与二进制之间转换方法：十六进制转为二进制——将每位十六进制数均写成4为二进制数〔缺乏4位那么在前面补0〕。二进制转为十六进制——从低位开场，每4位二进制数变成1位十六进制数〔高位缺乏4位那么按实践大小转换〕。〔101000110001010〕2＝〔518A〕16〔A3B90〕16＝〔10100011101110010000〕26．码制〔1〕二进制代码〔binarycode〕将某种符号〔数字、字母、数学符号等〕用一串按一定规律陈列的二进制数码表示，这些二进制数码称为二进制代码。〔2〕几种BCD码——二进制代码的十进制数码用4位二进制码表示十个十进制数码。数码8421码5421码余3码格雷码00000000000110000100010001011000012001000100101001030011001101100100401000100011101015010101011000011060110011010010111701110111101010008100010111011100191001110011001010权84215421〔3〕ASCII代码〔ASC——AmericanStandardCodeforInformationInterchange美国规范信息交换码〕用8位二进制数来表示256个计算机常用符号的代码。▲——00011110 ●——00000010 ◆——00011101 ＠——01000000 ＆——00100110 $——00100100 ∶——00111010 ］——011011101？——00111111≥——11110010 ±——11110001 ÷——11110110α——11100000 β——11100001 δ——111010110——00110000 1——00110001 2——00110010A——01000001 B——01000010 C——01000011a——01100001 b——01100010 c——01100011↑——00011000 §——00010101 ╠——11001100〔4〕补码补码的位数〔二进制数码个数〕由详细系统来规定。下面以C言语规定为例阐明。整数〔int数——integer〕用16位二进制补码表示。其最高位是符号位——整数为0、负数为1。正数的补码——二进制方式的原码〔十进制数化为二进制数〕。如29127：0111000111000111负数的补码——绝对值的二进制方式，按位取反加1。如-29127：绝对值方式0111000111000111，按位取反:1000111000111000，再加1:100011100011100110.3逻辑关系及逻辑门1．根本逻辑关系只需三种根本逻辑关系。〔1〕与逻辑和与门只需决议事件的全部条件都具备〔成立〕时，事件才会发生，否那么时间就不会发生。即条件全为1时，事件为1，否那么〔只需有一个或一个以上条件为0〕，事件为0。①与逻辑关系将条件看作输入信号，事件结果看作输出信号，那么与逻辑关系用如下电路——与门电路来实现。②与逻辑电路〔与门〕及与逻辑符号输入输出之间全部的对应取值。全1为1，否那么为0:③与逻辑真值表输入信号输出信号ABCY00000010010001101000101011001111Y=A·B·C=ABC④与逻辑表达式〔2〕或逻辑和或门决议事件的全部条件中只需有一个或一个以上条件具备〔成立〕时，事件就会发生，否那么〔条件全部不具备〕事件就不会发生。即只需有一个或一个以上条件为1时，事件为1，否那么〔条件为全0〕，事件为0。①与逻辑关系②或逻辑电路〔或门〕及或逻辑符号全0为0，否那么为1。③或逻辑真值表输入信号输出信号ABCY00000011010101111001101111011111Y=A+B+C④或逻辑表达式〔3〕非逻辑和非门否认逻辑，条件满足时间不发生，条件不满足事件成立。Y=AAY01102．复合逻辑关系利用三种根本逻辑，可以组合成多种其他逻辑——称为复合逻辑。〔1〕与非逻辑几个变量先进展与运算，再进展非运算。全1为0，否那么为1:输入信号输出信号ABCY00010011010101111001101111011110Y=ABC〔2〕或非逻辑几个变量先进展或运算，再进展非运算。输入信号输出信号ABCY00010010010001101000101011001110全1为0，否那么为1:Y=ABC〔3〕异或逻辑两个变量进展如下图运算：2输入、1输出电路。输入一样，输出为0，输入相反，输出为1Y=A⊕B=AB+ABABY000011101110〔4〕与或非逻辑两组〔或多组〕输入变量先分别相与，与的结果再相或，最后再非。Y=AB+CD〔5〕不同逻辑符号对比曾用符号通用符号国际符号与或非与非或非异或第十一章逻辑代数逻辑代数根本定律、逻辑函数化简本章主要内容：返回前进11.1逻辑函数1．逻辑变量取值只能是1或0的〔两值〕变量叫逻辑变量。分为输入变量〔表示逻辑条件的量〕和输出变量〔表示逻辑结果的量〕。逻辑变量普通用大写字目表示，输入变量常用A、B、C、D、E等表示，输出变量常用Y、L、Z表示。2．逻辑函数逻辑函数即输入变量和输出变量之间的逻辑关系.不同的逻辑关系叫做不同的逻辑函数。3．逻辑函数的表示方法〔1〕逻辑式〔2〕真值表〔3〕逻辑图：用各种逻辑符号联接而成的电路图。〔4〕卡诺图：卡诺〔美〕所发明的方格图。4．函数各种表示方法之间的转换〔1〕表达式→真值表方法——将输入全部取值代入表达式，求出输出，填入表格。〔2〕真值表→表达式方法——输出为1的全部输入量的组合与项相或。输入组合与项写法——输入为1，写成原变量方式；输入为0，写成反〔非〕变量方式。然后将这些单变量相与。〔3〕逻辑图→表达式方法——自输入端开场，依次写出每个门的输出。〔4〕表达式→逻辑图方法——根据表达式的逻辑关系，选择相应的门，再将他们联接成电路。11.2逻辑代数1．根本规律〔1〕0—1律A•0=0 A+1=1 A+0=A A•1=A〔2〕重叠律A•A=A A+A=A〔3〕互补律A•A=0 A+A=1〔4〕非非律A=A〔5〕交换律AB=BA A+B=B+A〔6〕结合律A〔BC〕=〔AB〕C A+(B+C)=(A+B)+C〔7〕分配律A(B+C)=AB+AC (A+B)(A+C)=A+BC〔8〕吸收律A+AB=A A(A+B)=A〔9〕反演律〔摩根定律〕AB=A+B A+B=AB2．常用公式〔3〕AB+AC+BC=AB+AC〔1〕AB+AB=A〔2〕A+AB=A+B〔4〕AB+AC+BCD=AB+AC3．根本规那么〔1〕代入规那么：将逻辑等式中某一变量用恣意函数式替代，等式仍成立。〔2〕反演规那么：对于任一函数式Y，将其中的与号换成或号、或号换成与号，原变量换成非变量、非变量换成原变量，1换成0、0换成1。由此得到的是原函数的反函数〔非函数〕〔3〕对偶规那么：将函数Y中的与号换成或号、或号换成与号，1换成0、0换成1。由此得到的是原函数式的对偶式〔对偶函数〕1．逻辑式的代数法化简利用逻辑代数重的定律、公式进展化简。最多运用的是利用A+A=1将两项合并为一项。必要是利用摩根定律将长非号变成短非号。有时利用A+A=A补项。2．逻辑函数的卡诺图化简法将逻辑式转变为卡诺图，然后进展化简，最后再转变成简单的逻辑式。11.3逻辑函数化简〔1〕逻辑函数的最小项在多变量函数的某项中，一切变量以原变量或非变量的方式出现，且仅出现一次，那么该项称为逻辑函数的最小项。n变量函数有2n个最小项。最小项四种表示方式〔以三变量函数最小项为例〕：字母方式二进制方式十进制方式编号方式ABC0000m0ABC1015m5恣意两个最小项之积等于0。全部最小项之和等于1。恣意函数均可写成最小项之和的方式。如：Y=ABC+ABC+ABC =001+011+110=1+3+6=Σ(1，3，6)=m1+m3+m6非最小项化成最小项。方法是：假设某项短少X、Y、Z、…，就将该项乘上(X+X)(Y+Y)(Z+Z)…，乘开整理即可。〔2〕卡诺图卡诺图是一种填有函数最小项的方格图，n变量卡诺图具有2n个填有函数最小项的方格，方格中的最小项必需满足相邻原那么：相邻方格中的最小项，只需一个变量互为反变量。规定同一行或同一列两端方格是相邻项。几种卡诺图：三变量卡诺图四变量卡诺图〔3〕逻辑函数卡诺图首先将逻辑式写成最小项方式，然后在卡诺图中和这些最小项对应方格中填1，其他方格中填0或空方格不填。由此得到逻辑函数的卡诺图表示方式。〔4〕逻辑函数的卡诺图化简①

将逻辑式化成最小项方式；②化出其卡诺图；③画圈圈2n个相邻1方格；④一切1方格必需分别用不同的圈圈住，包括单个独立的1方格。；⑤每个圈尽能够大，圈中可包括已用过的1方格，但至少要有1个新的1方格；⑥每个圈代表化简后的1项，其中要消去该圈中数值发生变化的变量〔2n个相邻1方格圈要消去n个变量〕，剩余变量相乘即为该化简项；⑦诸化简项相加既是化简后的表达式。卡诺图化简举例例1Y〔A，B，C〕=ABC+ABC+ABC+ABC卡诺图如右，化简结果为：Y=AB+BC+AC例2Y〔A,B,C,D〕=Σ〔0,1,2,3,5,7,8,9,10,11,13,15〕卡诺图如右，化简结果为：Y=B+D〔5〕具有无关项函数的化简在函数中，有些项可有可无，并不影响函数值，称他们为无关项。在卡诺图中，用符号×表示无关项。化简时，将它们当作1方格对待，可使结果更为简单。例2Y(A,B,C,D)=Σ(3，5，7),无关项Σd(10,11,12,13,14,15)利用无关项Y=BD+CD不利用无关项Y=ABD+BCD第十二章组合逻辑电路组合逻辑电路的分析、设计本章主要内容：返回前进12.1组合逻辑电路的设计1．设计步骤〔1〕根据逻辑要求列出真值表；〔2〕由真值表写出表达式；〔3〕化简表达式〔普通用卡诺图法化简〕；〔4〕得到逻辑图。2．设计举例某产品有A、B、C、D四种目的，其中A为主目的。当包含A在内的三项目的合格时，产品属正品，否那么为废品。设计产质量量检验器〔用与非门实现〕.用Y表示产品。A、B、C、D为1时表示合格，为0表示不合格。真值表如右：ABCDY00000000100010000110010000101001100011101000010010101001011111000110111110111111用卡诺图化简Y=ABD+ACD+ABC化成与非方式：Y=ABDACDABC作逻辑电路图：12.2编码器和译码器1．编码器〔Coder〕将数字、字母、符号等转换为二进制代码的电路。本节以十进制数码8421编码器为例。电路构成想象：电路由十个输入端〔分别代表十个十进制数码〕、四个输出端〔分别到表四位8421码〕构成。正常任务时，只能有一个输入端输入信号〔低电平〕，其他输入端均无信号〔均为高电平〕，每次输入都对应一组输出代码。设输入端为S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,输出端为D,C,B,A，控制标志端S(S=1编码、S=0不编码)，那么真值表如下：S9S8S7S6S5S4S3S2S1S0DCBAS1111111111000000111111111000001111111111010001121111111011001013111111011100111411111011110100151111011111010116111001111101101711011111110111181011111111100019011111111110011求出表达式后，得到如下电路：集成编码器〔以74147为例〕1、2、3、4、11、12、13为数码输入端〔低电平有效〕，6、7、9脚为编码输出端。5、14、15为控制端。2．译码器〔Encoder〕将编码变成原始符号并显示出来的电路。〔1〕显示系统：真空数码管、荧光数码管、七段数码管、点阵显示等。〔2〕七段数码管由7个发光二极管构成，靠控制各段发光来显示数码。7个发光二极管有共阴、共阳两种解法。〔3〕8421BCD码七段数码显示译码器真值表〔4〕8421BCD码七段数码显示译码器表达式〔5〕8421BCD码七段数码显示译码器电路图集成译码器〔以74为例〕C、B、A为编码输入端，0、1、2、3、4、5、6、7为译码输出端〔根据CBA的不同，某一输出端为低电平〕，GA、GB、G1为控制端。12.3加法器1．半加器只思索加数，不思索来自低位进位的一位二进制数加法电路。〔1〕真值表〔2〕表达式〔3〕逻辑图Fi=Ai⊕BiCOi=AiBi2．全加器不仅思索加数，还思索了来自低位的进位。〔1〕真值表〔2〕表达式〔3〕逻辑图Fi=Ai⊕Bi⊕CiCOi=AiBi3．多位加法器由多个全加器衔接而成。以下图为4位加法器4．4位集成加发器利用4位加法器实现8421码和余3码的相互转换余3码比8421码多3，只需在8421码上加上0011即是余3码。而余3码减去3既是8421码。实践是加上-3，即加上-3的补码1101。12.4数据选择器〔MUX〕数据选择器是多输入、单输出电路，即同时有多个数据输入，而电路只选择其中一个数据输出。其中，有2n个数据输入，选择控制端应有n个〔n位〕。数据输出只能有一个。以8选1MUX为例。1．集成8选1MUX其中，E=0任务、E=1不任务；D0——D7为数据输入端、CBA为选择控制端。或Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D62．8选1MUX逻辑图3．用MUX构成逻辑函数由Y=∑〔miDi〕看出，适当控制Di=1或0，可得到由假设干最小项组成的逻辑函数。例：Y=AB+AB+C化成最小项方式Y=∑(0,1,3,5,6,7)使D2=D4=0、D0=D1=D3=D5=D6=D7=1，那么Y=∑〔0，1，3，5，6，7〕12.5数值比较器1．一位数值比较器〔1〕真值表输入输出ABFA＞BFA＜BFA＝B00001010101010011001〔2〕表达式〔3〕逻辑电路FA＞B=ABFA＜B=ABFA＝B=AB+AB2．集成数值比较器其中，A3A2A1A0、B3B2B1B0分别为四位二进制数。利用2个4位比较器可构成1个8位比较器。3．比较器的扩展其中，A7A6A5A4A3A2A1A0、B7B6B5B4B3B2B1B0分别为八位二进制数。第十三章触发器各种触发器电路、符号及逻辑关系本章主要内容：返回前进13.1根本RS触发器1．电路由两只与非门构成。电路及逻辑符号如图这种电路任一时辰的输出仅与当时的输入有关。2．逻辑功能〔任务情况〕由表达式及电路均可看出，无论触发器原来处于什么形状，如今立刻有:〔1〕R=1，S=0Q=1，Q=0——1态〔2〕R=0，S=1Q=0，Q=1——0态〔3〕R=1，S=1坚持原形状不变。〔4〕R=0，S=0制止输入！逻辑混乱。3．任务形状表及简单任务表RSQnQn+1说明0100置00110置01001置11011置11100不变1111不变000×禁止001×禁止RS状态01010111不变11禁止4．任务波形举例5．电路特点电路简单，但形状不易控制，变化无规律，还存在形状不定情况。13.1根本RS触发器1．电路由两只与非门构成。电路及逻辑符号如图2．逻辑功能〔任务情况〕由表达式及电路均可看出，无论触发器原来处于什么形状，如今立刻有:〔1〕R=1，S=0Q=1，Q=0——1态〔2〕R=0，S=1Q=0，Q=1——0态〔3〕R=1，S=1坚持原形状不变。〔4〕R=0，S=0制止输入！逻辑混乱。3．任务形状表及简单任务表RSQnQn+1说明0100置00110置01001置11011置11100不变1111不变000×禁止001×禁止RS状态01010111不变00禁止4．任务波形举例5．电路特点电路简单，但形状不易控制，变化无规律，还存在形状不定情况。13.2同步RS触发器1．电路由两只与非门构成。电路及逻辑符号如图触发器形状受时钟脉冲信号CP控制，变化有规律。2．逻辑功能〔任务情况〕〔1〕CP=0，那么Q′=Q′=1，形状Q不变。〔2〕CP=1，形状能够变化。能否变化由R、S决议。SnRnQnQn+1说明0100置00110置01001置11011置10000不变0011不变110×禁止111×禁止RS状态01110000不变11禁止3．特征方程特征方程：Qn+1=Sn+RnQn约束条件：SnRn=04．任务波形举例5．形状空翻空翻景象应防止。6．电路特点电路较简单，形状易控制，变化有规律，但存在空翻景象及形状不定情况。13.3主从RS触发器1．电路利用两个同步RS触发器，一个作为主触发器，另一个作为从触发器。CP=1期间，主触发器可以触发翻转，有确定的形状。从触发器坚持形状不变。从而触发器形状不变。不存在空翻问题。2．逻辑功能〔任务情况〕〔1〕在CP由0到1时辰〔CP后沿〕，从触发器可以触发翻转，形状由此时主触发器形状〔即此时的R、S〕决议,逻辑形状与同步RS触发器一样。〔2〕CP=0期间，主触发器坚持形状不变，从而触发器也坚持形状不变。也不存在空翻问题。3．带预置端主从RS触发器3．带预置端主从RS触发器置0端Rd和置1端Sd，用于设置触发器的初始形状。〔1〕置0：Rd=0,Sd=1〔利用低脉冲预置〕〔2〕置1：Rd=1,Sd=0〔利用低脉冲预置〕初始态置好后，预置端均应坚持高电平，否那么触发器不断处于预置的1态或0态而不能触发任务。但仍存在形状不定的问题。13.4主从JK触发器2．逻辑功能〔任务情况〕CP=0形状不变，CP=1形状翻转〔由此时J、K决议〕。电路属后沿触发。JK状态01010100不变11翻转处理了形状不定景象。也有前沿翻转的JK触发器。3．任务波形举例也有前沿翻转的JK触发器。13.5主从D触发器属前沿触发任务方式。D状态001113.6T触发器有前沿、后沿两种触发任务方式。D状态0不变1翻转13.7几种触发器的转换1.JK触发器转成D触发器1.JK触发器转成T触发器第十四章时序逻辑电路存放器、计数器等本章主要内容：返回前进14.1存放器〔Register〕用来存放数据。是计算机和其他数字系统中用来存放代码或数据的部件。这种电路任一时辰的输出不仅与当时的输入有关，还与电路的初始形状有关。触发器可存放1位二进制数，存放器那么是将多个触发器联接起来，以存放多位二进制数据。由于计算机等存储器内部存储的都是一系列二进制数——实为各种符号〔如字母、数字、汉字等〕的代码。1．存放器的分类根据任务情况，分为数码存放器和移位存放器两大类。前者写入数据时多位数据同时存入存放器，而后者那么可以一位一位存入，且数据可以左右挪动。存放器任务时，数据可以串行写入〔输入〕/并行写入，串行读出〔输出〕/并行读出。因此，存放器有并行输入—并行输出、并行输入—串行输出、串行输入—并行输出、串行输入—串行输出四种等任务方式。2．数码存放器四位数码存放器由四个D触发器构成〔也可由其他触发器构成〕。待存数据自A3A2A1A0端写入，存放控制端的高脉冲控制存放器完成存放任务——单拍存放。新数据存放时。无论原存放器中能否存有数据，新数据均将其冲走。A3A2A1A0撤去后，数据仍存储在存放器中，可由Q3Q2Q1Q0端读出所存储的数据。这种任务方式属于并行输入—并行输出方式。4位集成存放器74LS175如下图：3．移位存放器数据采用串行输入，用4拍来存放。〔1〕左移存放器首先清零。4位待存数据由“串行输入〞端分别做4次单数据输入，每次输入进展一次存放〔共来4个高脉冲〕，那么该数据向左挪动。共进展4次移位存放〔数据向左挪动4次〕，完成4位数据的存放。任务波形图：读数时可采取并行输出及串行输出两种方式。〔2〕右移存放器将左移存放器反过来联接即可。读数时同样可采取并行输出及串行输出两种方式。〔3〕双向移位存放器〔可逆移位存放器〕可方便地进展左移、右移及数码存放〔不移〕任务。S=0，为左移存放方式，S=1，为右移存放方式。〔4〕循环存放器有时要求在移位过程中数据不要丧失，依然坚持在存放器中，这只需将移位存放器最高位的输出与最低位的输入连起来即可，由此构成循环存放器。利用4位存放器构成8位、16为、32位存放器。〔4〕存放器有关问题利用移位存放器还可实现二进制数的乘除法运算：左移一次就对所存储数进展了一次乘2运算；右移一次就对所存储数进展了一次除2运算；计算机存储单元英文字母等256个常用字符，每个字符占用1B〔1个存储单元——8位存放器〕，1个汉字占用2B。8位存放器是各种计算机存储单元的一个根本单位——字节byte，也叫1个根本存储单元。还有较大存储单1byte=8bit1K(Kilo)=1024byte1M(Million)=1024K1G(Giga)=1024M注：1024=210 计算机内部运算计算机中的加、减、乘、除等运算都是利用存放器、加法器等进展的。如表示图。其中，减法实践上是补码相加，而乘法那么是多次相加，除法那么是多次相减。14.2计数器计数器是可以记录输入时钟脉冲的个数的电路。计数器不仅可以计数，还可以计时、分频等。几乎在一切数字电路中都要用到。计数器由假设干个触发器〔多为JK触发器〕构成。1．计数器分类〔1〕按任务方式来分同步计数器：一切触发器在时钟脉冲作用下同时〔同步〕任务。异步计数器：一切触发器在时钟脉冲作用下不同时〔异步〕任务。〔2〕按计数增减来分加〔法〕计数器：计数逐渐递增。减〔法〕计数器：计数逐渐递减。〔3〕按计数进制来分二进制计数器、十进制计数器、其他进制计数器。2．异步二进制计数器〔模2n〕〔1〕异步二进制加法计数器任务情况：J0=K0=1、CP0=N，J1=K1=1、CP1=Q0，J2=K2=1、CP2=Q1任务时首先必需清零。由于Ji=Ki=1，FFi的形状在CPi的每一个后沿均翻转。首先FF0任务，之后FF0引起FF1任务，再之后FF1引起FF2任务，最后FF2引起FF3任务。属异步任务方式。任务波形图及任务形状表0000100120103011410051016110711180009001NQ2Q1Q0该计数器只能计8〔23〕个数〔0——7〕，且计数按加法进展。属模2n计数器〔模8〕。〔2〕异步二进制减法计数器任务情况(任务时首先必需清零)任务波形图及任务形状表J0=K0=1,CP0=NJ1=K1=1,CP1=Q0J2=K2=1,CP2=Q10000111121103101410050116010700180009111NQ2Q1Q0该计数器只能计8个数〔模2n〕，且计数按减法进展。〔3〕异步加减可逆计数器控制端X=0为减法计数、X=1为加法计数。3．同步模2n计数器〔1〕同步模8加法计数器J0=K0=1，CP0=N，J1=K1=Q0，CP1=N，J2=K2=Q0Q1，CP2=N，由于CP0=CP1=CP2=CP3=N，那么在计数脉冲N后沿，一切触发器形状均能够翻转，但FF0每次都要翻转，FF1、FF2翻转的条件是其一切低位触发器的形状均位1态〔Q=1〕，使得Ji=Ki=1。〔1〕同步模8加法计数器任务波形图及计数形状表0000100120103011410051016110711180009001NQ2Q1Q0〔3〕同步加减可逆计数器0000111121103101410050116010700180009111NQ2Q1Q0〔2〕同步模8减法计数器X=1，为加法计数器，X=0，为减法计数器。4．模非2n计数器该计数器为同步模非2n〔模5〕加法计数器。NQ2Q1Q00000100120103011410050005．十进制计数器也属于模非2n计数器,不过所计数是10个8421BCD码——故称为十进制计数器。〔1〕同步十进制加计数器J0=K0=1J1=Q0Q3K1=Q0J2=K2=Q0Q1J3=Q0Q1Q2K3=Q0CP0=CP1=CP2=CP3=N那么，FF0在N后沿每次都翻转，FF1在N的后沿受Q0Q3、Q0控制，FF2在N的后沿受Q0Q1控制，FF3在N的后沿受Q0Q1Q2、Q0控制。任务波形图及计数形状表00000NQ2Q2Q1Q0100012001030011401005010160110701118100091001100000110001FF0在N后沿每次都翻转，FF1在Q0的后沿Q3=0时翻转、Q3=1时形状为0，FF2在Q1的后沿每次都翻转，FF3在Q0的后沿Q1Q2=1时翻转、Q1Q2=0时形状为0。任务波形图及计数形状表与同步计数器一样。〔2〕异步十进制加计数器6．集成计数器如下图T4290芯片，运用时将CP0作为时钟端、CP1必需接Q0。最多可计10个数，并且，适当控制置9端S91、S92和置0端R01、R02〔这4个端口不受时钟的影响〕，可构成模M≤10的计数器，而且，多个芯片相联可构成恣意进制计数器。〔1〕集成计数器T4290〔2〕用T4290构成8进制计数器〔3〕用T4290构成60进制计数器采用2片T4290相联。个位联成十进制计数器，十位联成六进制计数器。第十五章脉冲电路脉冲概念、脉冲的变换、脉冲的产生本章主要内容：返回前进16.1脉冲概念脉冲信号是指既非直流又非正弦的信号。如矩形波、三角波、锯齿波等。1.脉冲分类根据波形的不同，分为如下几类：1.脉冲概念关于脉冲的几个参数：脉冲幅度Um：电压最大值上升时间〔前沿时间〕tr：由0.1Vm上升到0.9Vm所需的时间下降时间〔后沿时间〕tf：由0.9Vm下降到0.1Vm所需的时间脉冲宽度tw：前后沿0.5Vm之间的时间脉冲周期T：两相邻脉冲对应点之间的时间占空比D：D=tw/T16.2脉冲变换利用矩形波变换得到尖波、三角波、锯齿波等。1.RC微分电路构成电路的条件是τ=RC很小，普通τ＜(1/5——1/10)tμ即可。利用电容的充放电过程，可将矩形脉冲变换为尖脉冲。电路中，UO=Ui-UC，任务过程如下图。2.RC积分电路条件是τ=RC很大，普通τ＞10tμ即可。可将矩形脉冲变换为锯齿脉冲。电路中，Vo=VC，任务过程如下图。3.限幅〔削波〕电路利用〔理想〕二极管的单导游电性，将波形的恣意部分削去，使波形限制在一定的范围内〔保管需求的部分波形〕。〔1〕单向限幅——上限幅〔1〕单向限幅——下限幅〔2〕双向限幅4.嵌位电路利用电容的充放电原理，将周期性变化波形的顶部或底部坚持在某一确定的直流电平上。〔1〕顶部嵌位在0电平〔2〕顶部嵌位在E0电平〔3〕顶部嵌位在－E0电平16.3脉冲的产生1.多谐振荡器无需外加触发信号，能周期性自动翻转、产生一定幅值、一定周期的矩形