可编程逻辑器件的认知(数字电路分析课件)

任务9.1简单可编程逻辑器件的认知可编程逻辑阵列（PLA）器件可编程阵列逻辑（PAL）器件目录通用阵列逻辑（GAL）器件一、可编程逻辑阵列（PLA）器件简介可编程逻辑陈列PLA器件是20世纪70年代中期推出的PLD产品，它由可编程的与阵列和可编程的或阵列组成。PLA的典型阵列结构如图所示。PLA的容量为与阵列数和或阵列数的乘积，图中所示的PLA其容量为8×4。一、可编程逻辑阵列（PLA）器件功能由于PLA的电路是由可编程与阵列和可编程或阵列构成的，因此用PLA可以实现组合逻辑函数；若在PLA电路中加入触发器，则可用PLA实现时序逻辑函数。二、可编程阵列逻辑（PAL）器件简介可编程陈列逻辑PAL器件是20世纪70年代末推出的PLD产品，它由可编程的与阵列和固定的或阵列组成，使用双极型工艺制造，采用熔丝编程方式。PAL器件的工作速度很高，且输出结构种类多，设计比PROM灵活，便于完成多种逻辑功能，同时又比PLA工艺简单，易于编程和实现。二、可编程阵列逻辑（PAL）器件可编程阵列逻辑（PAL）器件基本结构三、通用阵列逻辑（GAL）器件简介通用陈列逻辑GAL器件是20世纪80年代初由Lattice公司发明的，它在PAL的基础上采用输出逻辑宏单元（OLMC）的形式和E2COMS工艺结构。GAL器件比PAL器件使用更加灵活，它克服了PAL一旦编程便不能改写的缺点，具有可擦除、可重新编程、可重新组合结构及数据可长期保存的优点。用GAL器件即可设计组合逻辑电路也可设计时序逻辑电路，同时可对PAL器件进行仿真，并完全兼容。三、通用阵列逻辑（GAL）器件1.GAL器件的基本结构下面以GAL16V8为例来介昭GAL器件的基本结构。GAL16V8主要由输入缓冲器、输出三态缓冲器、可编程与阵列、输出逻辑宏单元（OLMC）及输出反馈/输入缓冲器组成。其中引脚2~9固定作为8个输入缓冲器的输入引脚，引脚12~19作为8个输出三态缓冲器的输出引脚。三、通用阵列逻辑（GAL）器件1.GAL器件的基本结构可编程与阵列由8×8个与门构成，每个与门有32个输入端，分别代表8个输入的原变量和反变量，以及8个输出反馈信号的原变量和反变量。因此整个与阵列的规模为64×32。8个或阵列分别包含于8个OLMC中，由图可知此或阵列是固定的。除上述几个主要组成部分外，GAL16V8的引脚1作为时钟脉冲CP的输入端，引脚11作为输出使能端OE的输入端，引脚10作为接地端，引脚20作为电源连接端。三、通用阵列逻辑（GAL）器件2.GAL器件的输出逻辑宏单元OLMC

GAL器件和PAL器件最大的差别就在于GAL器件有一种灵活且可编程的输出结构——输出逻辑宏单元OLMC（OutputLogicMacroCell）。OLMC包括以下几部件：或门阵列、异或门、D触发器和4个数据选择器（MUX）。4个数据选择器包括乘积项数据选择器PTMUX、反馈数据选择器FMUX、输出数据选择器OMUX和三态数据选择器TSMUX。三、通用阵列逻辑（GAL）器件3.GAL器件的工作模式在结构控制字的作用下，GAL的输出逻辑宏单元可以有5种组态，即5种工作模式。只有理解OLMC的5种工作模式，才能编制出正确的源程序。正确的源程序经过GAL编译程序（例如ABEL软件）编译后，才能生成正确的控制字和JEDEC文件，使GAL的各OLMC置成符合要求的电路结构，以完成设计任务。（1）专用输入模式。（2）专用输出模式。（3）带反馈的组合型输出模式。（4）时序逻辑中的组合输出模式。（5）时序型输出模式。小结可编程逻辑陈列PLA器件是20世纪70年代中期推出的PLD产品，它由可编程的与阵列和可编程的或阵列组成。可编程陈列逻辑PAL器件是由可编程的与阵列和固定的或阵列组成，使用双极型工艺制造，采用熔丝编程方式。PAL器件的工作速度很高，且输出结构种类多，设计比PROM灵活，便于完成多种逻辑功能，同时又比PLA工艺简单，易于编程和实现。通用陈列逻辑GAL器件在PAL的基础上采用输出逻辑宏单元（OLMC）的形式和E2COMS工艺结构。GAL器件比PAL器件使用更加灵活，它克服了PAL一旦编程便不能改写的缺点，具有可擦除、可重新编程、可重新组合结构及数据可长期保存的优点。用GAL器件即可设计组合逻辑电路也可设计时序逻辑电路，同时可对PAL器件进行仿真，并完全兼容。任务9.2高密度可编程逻辑器件的认知复杂可编程逻辑器件CPLD现场可编程逻辑器件FPGA目录一、复杂可编程逻辑器件CPLD简介随着集成电路工艺水平的提高，PLD逐渐向高密度、低功耗、高速度的方向发展，20世纪80年代末Lattice公司推出一系列具备在系统可编程能力的复杂可编程逻辑器件CPLD（ComplexPLD）。CPLD采用E2CMOS工艺制作，增加了内部连线，改进了内部结构体系，因而设计更加灵活。

大多数CPLD的结构一般包括：可编程逻辑宏单元，可编程I/O单元和可编程内部连线三部分。一、复杂可编程逻辑器件CPLD1.编程逻辑宏单元

CPLD的逻辑宏单元与GAL器件的类似是与I/O连在一起的，称为输出逻辑宏单元。CPLD器件的宏单元在内部，它主要包括与或阵列、多路选择器和可编程触发器等电路，能独立的配置时序或组合工作方式。一、复杂可编程逻辑器件CPLD2.可编程I/O单元CPLD中的可编程I/O单元也可称为IOC，是内部信号到I/O引脚的接口部分。由于阵列型CPL大部分的端口都是I/O端口，而且系统的输入信号经常要锁存，因此I/O通常作为一个独立的单元来处理。一、复杂可编程逻辑器件CPLD2.可编程I/O单元从图可知，该IOC电路由输入缓冲器、输入寄存器/锁存器、三态输出缓冲器和几个可编程的数据选择器组成。图中的触发器有两种工作方式，当R/L为高电平时，该触发器为边沿触发器；当R/L为低电平时，该触发器被置为锁存器。数据选择器MUX1用于选择三态输出缓冲器的工作状态；MUX2用来选择输出信号的传送通道；MUX3用来选择输出极性；MUX4用于选择输入方式；MUX5和MUX6用来选择时钟脉冲的来源和极性。根据数据选择器的不同状态组合，就可得到得到各种IOC组态。一、复杂可编程逻辑器件CPLD3.可编程内部连线可编程内部连线在各逻辑宏单元之间及逻辑宏单元和I/O单元之间提供连接网络。每个逻辑宏单元通过可编程连线阵列接收专用输入或输入端的信号，并将宏单元的信号反馈到其需要到达的目的地。二、现场可编程逻辑器件FPGAFPGA器件的基本结构

FPGA具有掩模可编程门阵列的通用结构，主要由逻辑功能块排列成阵列组成，由可编程的互连资源连接这些逻辑功能块来实现不同的设计。下面以Xilinx的FPGA为例分析其基本结构。FPGA通常由三种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。三种可编程电路包括：可编程逻辑块CLB（ConfigurableLogicBlock）、互连资源IR（InterconnectResource）和输入/输出模块IOB（I/OBlock）。二、现场可编程逻辑器件FPGAFPGA器件的基本结构可编程逻辑块CLB是实现逻辑功能的基本单元，通常是按规则排列成阵列，并散布于整个芯片；可编程互连资源IR包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路；可编程输入/输出模块IOB用来完成芯片上的逻辑与外部封装脚的接口，IOB通常排列在芯片的四周。小结CPLD采用E2CMOS工艺制作，增加了内部连线，改进了内部结构体系，因而设计更加灵活。FPGA的内部由很多独立的编程逻辑模块组成，各逻辑模块之间可以灵活的互相连接。FPGA以其密度高、编程速度快、设计灵活和可再配置设计能力等优点，受到普遍欢迎和广泛发展。任务9.3可编程逻辑器件开发工具的认知在线可编程技术ISPGAL典型器件及其应用目录一、在线可编程技术ISP1.在线可编程技术ISP简介

ISP（In-SystemProgramming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码，而不需要从电路板上取下器件，已经编程的器件也可以用ISP方式擦除或再编程。一、在线可编程技术ISP2.在线可编程技术ISP主要特点(1)全面实现了硬件设计与修改的软件化(2)简化了设计与调试过程(3)容易实现系统硬件的现场升级(4)有利于降低系统成本，提高系统可靠性(5)器材制造工艺先进，工作速度快，功耗低，集成度高，使用寿命长一、在线可编程技术ISP3.在线可编程技术ISP分类(1)低密度ISP-PLD：在GAL电路基础上增加了写入/擦除电路(2)高密度ISP-PLD又称为ispPLD，具有CPLD典型的结构和特性，在典型CPLD结构基础上增加了编程控制电路二、 GAL典型器件及其应用用GAL16V8和编程软件设计一组基本逻辑门电路。六个基本逻辑门是与门、或门、与非门、或非门、异或门、同或门。各逻辑门的逻辑表达式为：除个别GAL器件如ispGAL16Z8可在线编程外，其它GAL器件要使用专门的编程器进行编程。对GAL编程是指：让与阵列中的耦合元件具有预定的连接关系，并通过设置控制字使GAL有预定的输出结构。二、 GAL典型器件及其应用由表达式可知，该逻辑电路需要12个输入端和6个输出端，可以采用1片GAL16V8实现该逻辑电路。可将GAL16V8的8个输出缓冲器引脚中的6个（13~18）作为该电路的输出端引脚；由于GAL16V8只有8个专用输入端引脚（2~9），所以可将作为时钟脉冲CP输入端的引脚1和作为输出使能端OE输入端的引脚11作为输入端引脚，同时将剩余的2个输出引脚12和19作为专用输入结构。1.分析基本逻辑门设计二、 GAL典型器件及其应用标志部分说明部分逻辑描述部分测试部分结束部分2.ABEL-HDL设计模块的基本组成部分一个ABEL-HDL设计的基本单位是模块。一个模块有以下几个部分组成：二、 GAL典型器件及其应用3.编写设计源文件用ABEL-HDL语言写出设计源文件，并用ispEXPERT软件仿真。4.编程后的GAL16V8阵列图根据该表达式画出逻辑图二、 GAL典型器件及其应用4.编程后的GAL16V8阵列图项目9小结可编程逻辑件是指可由用户编程、配置的逻辑器件，它包括可编程PROM、可编程逻辑阵列PLA、