密勒补偿运算放大器的设计与优化

密勒补偿运算放大器的设计与优化摘要电子工业在如今飞速的开展，集成电路在各行各业中起到了越来越重要的作用，从而促使需求量越来越高。高速、高精度、多功能、低功耗等等的指标已经逐渐走进人们的视野。本次设计主要阐述了放大器的根本组成，简单电阻负载放大器和共源放大器以及二级密勒补偿运算放大器的设计。设计中我们采用Cadence软件在虚拟机中运行来实现电路的仿真。关注运算放大器的各项指标：开环直流增益，单位增益带宽，相位裕度，转换速率，负载电容，静态功耗，共模抑制比等等。根据提供的指标参数进行设计，最终通过改变晶体管参数和元器件参数进行分析，进而可以到达优化电路的目的。关键词运算放大器；电路设计；Cadence仿真；性能指标ThedesignandoptimizationofMillercompensationoperationalamplifierAbstractWiththerapiddevelopmentoftheelectronicsindustrynowadays,IChasplayedanincreasinglyimportantroleinallwalksoflife,contributingtothedemandforitbecominghigherandhigher.Thisdesignmainlyelaboratedthebasiccomponentsoftheamplifier,asimpleresistiveloadamplifierandacommon-sourceamplifier,andthedesignofasecondaryMillercompensationarithmeticamplifiers.Inthedesign,weuseCadencesoftwarerunninginavirtualmachinetoachievetheemulationofacircuit.Concernabouttheindicatorsoftheoperationalamplifier:DCgain,GBW,PM,SR,,Staticpowerconsumption,CMRRandsoon.Designthecircuitaccordingtoindicatorsandparametersprovided,eventuallyanalyzedbychangingtransistorparametersandcomponentparametersandthenyoucanachievethepurposeofoptimizingthecircuit.KeywordsOperationalAmplifiers;CircuitDesign;EmulationofCadence;Performanceindicators目录TOC\t"样式1,1,样式2,2,样式3,3"第1章绪论11.1引言11.2设计思路、运放介绍和软件运用11.2.1运算放大器的根本设计思路11.2.2关于模拟集成运算放大器21.2.3仿真软件的介绍31.2.4运算放大器的性能指标31.3章节内容概述4第2章简单的电阻负载共源放大器52.1电路原理分析52.2电路仿真过程与原理6厚氧化栅工艺PMOS管电阻负载共源放大器影响因素仿真与分析132.3.1设定电阻=165kΩ，L=10u不变，改变W132.3.2设定Rds=165kΩ不变，W=5u不变，改变L132.3.3设定W/L=40u/10u=4不变，=165kΩ不变，改变Vgs142.3.4设定W/L=40u/10u=4不变，改变的大小152.3.5设定=165kΩ不变，W/L=4不变，改变W，L的值15第3章简单共源放大器的设计173.1单级共源放大器的设计173.1.1设计原理图与指标173.1.2参数的估计173.1.3仿真验证183.2共源共栅电路243.2.1设计原理图与指标243.2.2参数估计253.3参数比对分析26第4章二级密勒补偿运算放大器的设计和分析264.1电路原理和参数估计264.1.1电路原理分析264.1.2设计指标264.2电路设计与参数估算264.2.1分配各级的增益264.2.2确定密勒电容Cc的大小264.2.3确定各级工作电流264.2.4确定第一级输出摆幅和静态工作点264.2.5估算第一级宽长比264.2.6第二级宽长比的估算264.3仿真验证和结果分析264.3.1静态工作点仿真264.3.2共模输入范围仿真的过程和结果264.3.3开环增益，相位裕度，单位增益带宽的仿真264.3.4共模电压与差模增益的关系264.3.5共模抑制比的仿真过程与结果264.3.6共模输入和共模抑制比的关系264.3.7瞬态分析264.3.8电路静态总功耗264.4密勒电容对零点极点的影响以及运算放大器性能参数和稳定性的影响264.5运算放大器设计指标与仿真结果26总结26致谢26参考文献26附录A基于SMIC0.18um3.3V厚氧化珊工艺MOS管的沟道长度调制系数λ和参数K的参数提取表26附录B译文26附录C外文原文26第1章绪论1.1引言集成电路的开展改变了人们的日常生活，它可以说是人类文明史上的新变革。电子产品的越来越多，应用的范围也越来越广，其内部的半导体集成电路的制作要求也就越来越高。进而集成电路中的电路设计就变得越来越重要，同时也会面临着压力，这便是我们正在面临的问题。目前看来，一般模拟电路设计依然需要手工设计。因此研究模拟电路设计过程，提高设计成功时机和效率是非常必要的。虽然在给定所需功能行为描述的数字系统设计自动化方面计算机辅助设计方法应用得很成功了，但对于模拟电路来说并不适用。模拟电路的设计一般分为三个步骤：第一，进行原理图的设计，选择设计所选用的晶体管和各个电路器件，绘制出原理图；第二，参数的估算，根据所要求给定的参数，总体上估算出电路中元器件的参数数值；第三，仿真验证，验证实际数值是否与估算值有相差，如果有相差，我们需要进一步分析导致误差的原因，通过微调电路或者元器件的参数最终得到满足设计条件的电路图。本次设计是根据cmos运算放大器的根本原理设计指标和工艺要求完成的根本运算放大器的研究分析，以求从点及面的更好的去理解运算放大器的构成和影响因素，并且能够在仿真中经过验证得到所想要得到的运算放大器。1.2设计思路、运放介绍和软件运用简单的介绍一下运放的研究背景和种类以及完本钱次设计的设计思路和仿真软件Cadence的使用。1.2.1运算放大器的根本设计思路一个完整的运算放大器的设计流程可以分为：〔1〕确定设计目标；〔2〕设计电路并运用仿真软件进行仿真；〔3〕进行幅员的设计；〔4〕根据幅员制作出来芯片的测试。〔由于时间的限制，本次设计只考虑前两局部的详细研究〕流程图如图1.1所示。图1.1集成运放的根本设计思路要完成一个运放电路的设计，就是首先确定电路的主要性能指标。在本次设计中，我们主要是完成一个根本的密勒补偿运算放大器的设计。所以我们可以基于合理的电路结构来确定电路中的晶体管的尺寸大小和电容值的大小，借此来到达设计的目的，可以使整个电路出于合理的工作状态。给定的设计性能指标一般如下：〔1〕直流电压增益Av；〔2〕单位增益带宽GBW；〔3〕压摆率SR；〔4〕所要驱动的负载电容CL；〔5〕需要到达的相位裕度PM；〔6〕输入共模电压范围ICMR；〔7〕输出电压范围；〔8〕输出电压摆幅；〔9〕整个电路所允许的功耗。二级密勒补偿运算放大器主要是由差分放大器和共源放大器组成，而共源放大器的原理即等于是一个电阻负载的运算放大器。因此在设计之前我们首先讨论电阻负载的放大器的参数改变对放大器本身指标的影响，接着在进行对共源放大器的讨论分析，有了前面这些测试数据的经验，之后我们在最终的设计二级密勒补偿云运算放大器才能更好地对其进行优化。1.2.2关于模拟集成运算放大器运算放大器从诞生到现在有40多年的历史，由最早采用的硅工艺〔NPN工艺〕开展到标准硅工艺〔NPN-PNP工艺〕，由于结型场效应管技术的成熟最后又参加了结型场效应管工艺。加上半导体集成电路运用的越来越广泛，我们对其内部的电路设计要求也就变得越来越高。作为内部电路系统中的一个重要根本单元的运算放大器的设计如今也显得尤为的重要。根据制造工艺，目前在使用中的集成模拟运算放大器可以分为标准硅工艺运算放大器、在标准硅工艺中参加了结型场效应管工艺的运算放大器、在标准硅工艺中参加了MOS工艺的运算放大器。本次设计中我们主要讨论的是在标准硅工艺中参加MOS工艺的运算放大器中的全MOS场效应管工艺的模拟运算放大器，该放大器的主要特点是由于电源电压的降低，功耗大大的降低。而按照功能/性能分类，模拟运算放大器一般可分为通用运放、低功耗运放、精密运放、高输入阻抗运放、高速运放、宽带运放、高压运放，另外还有一些特殊运放，例如程控运放、电流运放、电压跟随器等等。但是随着技术的进步，运放的分类的门槛一直在不断的变化。1.2.3仿真软件的介绍因为如今设计的模拟集成电路都是深亚微米级别的，必须采用先进的EDA软件工具在计算机上进行设计。因为基于SPICE的仿真工具Cadence公司的Spectre容易上手，并且仿真结果快速准确。所以本次设计我们使用的仿真软件为Cadence。Candence仿真软件有以下几个优点:高品质，更高的设计质量，更好的设计精度，最少的转换，并且能够完成整个IC设计流程的各个方面。由于采用Cadence设计仿真电路用的是更高级精准的模型，本次设计我们采用SMIC的0.18um工艺和3.3V的电源电压。1.2.4运算放大器的性能指标1.输入共模电压范围〔ICMR〕：指使CMOS差分放大器中的各MOS管均工作在饱和区的共模输入电压的最大值和最小值。2输出摆幅〔outputswing〕：运放维持高开环增益时输出电压的范围。3.低频增益〔DCgain〕：也称开环增益，是指未加反响网络或反响系数为零时，放大器对输入信号的放大倍数。4.共模抑制比〔CMRR〕：衡量放大器对共模输入信号抑制能力的一个参数。5.带宽：放大器的增益降低到直流值的-3dB时所对应的频率。6.单位增益带宽〔GBW〕：增益为1〔0dB〕时对应的频率。7.相位裕度：防止放大器闭环应用时发生振荡。8.转换速率〔摆率SR〕：大信号输入时，输出电压的变化对时间的比值，由对电容充放电的最大电流决定。9.建立时间〔settlingtime〕：当运放受到一阶跃大信号鼓励时，输出电压到达平稳值所需要的时间。1.3章节内容概述第二章主要阐述了运放的根本构成单元电阻负载放大器的设计和电路参数的变化对电路性能所造成的影响，从而为之后设计更为复杂的电路进行铺垫。第三章主要是使我们对单级放大器的设计形成一个认识，熟悉运算放大器的设计过程以及怎样使设计到达我们所需要的指标。学会使用改变电路参数的方法来达成设计目的。第四章为本次设计的重点，在此我们详细介绍了二级密勒补偿运算放大器的设计的整个流程，并且考虑了影响电路指标的重要因素，并从中分析优化电路。图1.2设计思路第2章简单的电阻负载共源放大器2.1电路原理分析在这里我们讨论的是基于SMIC0.18um3.3V厚氧化栅工艺PMOS管电阻负载共源放大器的分析与设计。电阻负载的共源放大器的结构如图2.1所示。其将栅极电压小信号变化转换成漏极电流小信号，通过负载电阻转换为输出电压。图2.1NMOS和PMOS的电阻负载共源放大器的根本原理图当，晶体管M截止，电流极小，〔2.1〕当接近，晶体管开始导通，〔NMOS〕，开始变小；对于PMOS管，，开始变大，晶体管处于饱和区。(NMOS〕(2.2)〔PMOS)(2.3)进一步增大Vin，直到，晶体管参加线性区，(2.4)通常要保证，我们可以得到小信号增益如下公式：(2.5)(2.6)(2.7)如图2.2是交流小信号等效电路：图2.2NMOS电阻负载共源放大器交流小信号等效电路据电路原理，为了实现高增益，可以提高负载电阻，增大晶体管的输出电阻，提高晶体管的跨导等方法。其中增加负载电阻，会占用很大面积，一般不采用。但是电阻负载放大器的寄生电容和噪声电压都比拟小，适合低增益高频放大器。下面对电阻负载共源放大器的影响因素进行分析和讨论。2.2电路仿真过程与原理在软件中绘制出电阻负载的单管共源放大器，如下列图2.3所示：电源为3.3V，PMOS采用SMIC0.18工艺3.3V晶体管，栅极接电压源偏置1V。图2.3PMOS电阻负载单管共源放大器电路图取与电源Vdd相连的电压源V0的电压为3.3V，假设共源放大器的静态工作电流大小是10uA，静态工作电压为0.5，从而固定电阻，即图中的电阻。设置参数的方法如下列图2.4所示。图2.4电阻负载单管共源放大器中电阻值的设置然后在输入电压端做DC扫描，首先我们将PMOS的W/L的尺寸设置为1.8um，即取W=1.8um，L=10um。下面我们开始对输入电压做DC扫描，分析的内容就是将输入电压的范围从0V逐渐变化到3.3V〔〕，输出电压的变化从0变化到。当Vgs不断变小，MOS开启越大，Id越大，输出电压降低。最终扫描的结果如图2.5。图2.5DC扫描输出端的电压变化由于选择的尺寸较小，本次扫描结果显示的不够理想〔但不影响接下来的实验结果〕。用软件中的十字坐标来确定某个输出电压所对应的输入电压值〔尽量选择中间点，因为此时为允许输入摆幅最大〕：图2.6静态工作点的选取如图2.6所示当输入电压为1.088V时，Vsg=3.3-1.088=2.212V，输出电压为0.917V，Vsd=3.3-0.917=2.383V，我们就取这个偏置的情况进行讨论。将输入电压源的电压值改为1.088V。静态工作情况显示如下:图2.7静态工作点参数综上为电阻为负载的共源放大器的直流偏置情况设置和显示，交流增益的情况将在之后的改变参数的过程中进行讨论。接下来我们讨论AC分析〔交流小信号仿真〕，分析设置参数如图2.8所示：图2.8AC分析的软件设置其中ACmagnitude表示1个单位的交流小信号电压，选择1V主要是为了之后在仿真结果中更加容易的读出增益的大小。开始和截止的频率设置为1Hz~1GHz。运行之后的输出结果为：图2.9AC分析的仿真结果此时低频小信号的增益约为1.049倍。然后用ac扫描做频谱分析〔选择dB20显示〕如下列图：图2.10AC扫描的频谱软件设置取-3dB的时所对应的频率值〔即带宽〕,得到WB〔带宽〕为714.66MHz。图2.11AC扫描的幅频特性仿真带宽结果此时的结果是否正确我们接下来使用时域瞬态仿真来验证。首先将共源放大器的Vdc删除用Vsin信号源代替，并设置静态工作电压和幅度与频率：图2.12时域瞬态仿真电路原理图图2.13时域瞬态仿真参数设置瞬态仿真结果如下：图2.14时域瞬态仿真结果分别选定输入和输出信号的峰峰值可以看出将1.989V的信号放大为2.0872V，放大倍数为1.049倍，与ac仿真的结论一致。电阻为负载的共源放大器交流小信号增益的：其中其中为量，为了计算我们需要确定PMOS的跨导和小信号电阻。DC分析保存静态工作点，然后选择Tools-ResultsBrowser：选择OK选择M0的静态工作点分别找到gm和gds计算增益值为：，结果与仿真结果相一致。2.3SMIC0.18um3.3V厚氧化栅工艺PMOS管电阻负载共源放大器影响因素仿真与分析2.3.1设定电阻=165kΩ，L=10u不变，改变W根据公式〔2.6〕，在Ids和宽长比同时增大时，gm的值变大，由于仿真过程中Von同时变小，所以在三个因素同时作用下，宽长比增加一倍，gm的值变大1.5倍。公式〔2.7〕，输出电阻与Ids成正比。仿真结果与理论结果一致。在输出电阻大负载电阻3到4个数量级的情况下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶体管的跨导和负载电阻决定，这里保持负载电阻不变，所以交流增益与晶体管的跨导成正比。通过计算，发现它们关系不是完全线性。对于带宽和增益带宽乘积，第一个指标与负载电容以及输出电阻成反比，这里虽然没有放置负载电容，但是由于晶体管有寄生电容，宽长比越大，寄生电容越大，导致带宽减少，同样的对于增益带宽乘积，虽然随着宽长比增大，跨导变大，但是同时寄生电容变大，导致增益带宽乘积下降。〔详细数据见表2.1〕表2.1宽长比变化对电阻负载共源放大器参数影响的仿真结果W/LgmgdsVgsAvWBIdsVdsAv*WB1.8/106.367e-65.279e-91.0881.049714.7M-5.6u-2.38749.7M5/101.334e-57.789e-91.5832.198223.2M-7.65u-2.04490.6M10/102.055e-58.935e-81.8753.386109.1M-8.38u-1.92369.4M20/103.074e-51.037e-82.0965.06354.6M-8.79u-1.85276.4M40/104.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M2.3.2设定Rds=165kΩ不变，W=5u不变，改变L根据公式〔2.6〕，在Ids和宽长比同时增大时，gm的值变大，由于仿真过程中Von同时变小，所以在三个因素同时作用下，宽长比增加一倍，gm的值变大1.5倍。公式〔2.7〕，输出电阻与Ids成反比，与L成正比。L变小，Ids变大时，输出电阻变大，仿真结果与理论结果一致。在输出电阻大负载电阻3到4个数量级的情况下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶体管的跨导和负载电阻决定，这里保持负载电阻不变，所以交流增益与晶体管的跨导成正比。通过计算，发现它们关系不是完全线性。对于带宽和增益带宽乘积，第一个指标与负载电容以及输出电阻成反比，这里虽然没有放置负载电容，但是由于晶体管有寄生电容，L变小，寄生电容越小，同时输出电阻变小，这两者这里变化不大，所以带宽变化也不明显，同样的对于增益带宽乘积，随着L变小，跨导变大，但是同时寄生电容变小，导致增益带宽乘积明显增加。〔详细数据见表2.2〕表2.2沟道宽度对电阻负载共源放大器参数影响的仿真结果W/LgmgdsVgsAvWBIdsVdsAv*WB5/101.334e-57.789e-93.3-1.5832.198223.2M7.65u2.04490.6M5/52.067e-51.386e-83.3-1.8753.403218.6M8.44u1.91743.9M5/2.53.141e-52.525e-83.3-2.0965.161215.1M9.01u1.811110.1M5/1.254.815e-55.059e-83.3-2.2567.879214.5M9.60u1.721690.0M5/15.379e-55.574e-83.3-2.3108.794213.74M9.14u1.791879.6M2.3.3设定W/L=40u/10u=4不变，=165kΩ不变，改变Vgs根据公式〔2.6〕，宽长比不变的情况下，gm与过驱动电压成正比，过驱动电压越小，gm越小；gm与成正比，越大，gm越小；在过驱动电压和Ids同时变化时，要看其变化的快慢程度进行比拟。公式〔2.7〕，输出电阻与Ids成反比，与L成正比，Ids变大时，输出电阻变大，仿真结果与理论分析一致。在输出电阻大负载电阻3到4个数量级的情况下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶体管的跨导和负载电阻决定，这里保持负载电阻不变，所以交流增益与晶体管的跨导成正比。通过计算，发现它们符合这个关系。对于带宽和增益带宽乘积，第一个指标与负载电容以及输出电阻成反比，这里虽然没有放置负载电容，但是由于晶体管尺寸不变，寄生电容不变，，所以带宽随着输出电阻变大，略微变大，同样的对于增益带宽乘积，由于晶体管尺寸不变，导致增益带宽乘积随着gm的变小而变小。〔详细数据见表2.3〕表2.3过驱动电压对电阻负载共源放大器参数影响的仿真结果VgsgmgdsAvWBIdsVdsAv*WB3.3-2.1085.996e-55.248e-79.05713.5M-16.75u-0.54122.3M3.3-2.1575.535e-53.395e-89.08123.9M-14.0u-0.99217.0M3.3-2.2564.528e-51.232e-87.44527.1M-9.19u-1.78201.8M3.3-2.3243.796e-58.729e-96.23528.2M-6.18u-2.28175.8M3.3-2.4692.043e-54.050e-93.36929.7M-1.92u-2.98100.1M2.3.4设定W/L=40u/10u=4不变，改变的大小根据公式〔2.6〕，宽长比不变的情况下，gm与过驱动电压成正比，过驱动电压越小，gm越小；gm与成正比，越大，gm越小；在过驱动电压和Ids同时变化时，要看其变化的快慢程度进行比拟。公式〔2.7〕，输出电阻与Ids成反比，与L成正比，Ids变大时，输出电阻变大，仿真结果与理论分析一致。在输出电阻大负载电阻3到4个数量级的情况下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶体管的跨导和负载电阻决定，这里保持负载电阻不变，所以交流增益与晶体管的跨导成正比。通过计算，发现它们符合这个关系。对于带宽和增益带宽乘积，第一个指标与负载电容以及输出电阻成反比，这里虽然没有放置负载电容，但是由于晶体管尺寸不变，寄生电容不变，所以带宽随着输出电阻变大，略微变大，同样的对于增益带宽乘积，由于晶体管尺寸不变，导致增益带宽乘积随着gm的变小而变小。〔详细数据见表2.4〕表2.4电阻负载对电阻负载共源放大器参数影响的仿真结果RdgmgdsVgsAvWBIdsVdsAv*WB165k4.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M150k4.861e-51.428e-82.2247.27529.2M-10.51u-1.72212.4M120k5.321e-51.648e-82.1796.37237.5M-12.80u-1.76238.9M100k5.432e-51.690e-82.1575.42344.6M-14.0u-1.90241.9M82.5k6.166e-52.084e-82.0945.07854.9M-17.69u-1.84278.8M2.3.5设定=165kΩ不变，W/L=4不变，改变W，L的值根据公式〔2.5〕，在gm和偏置电阻不变的情况下，的变化会影响到电路增益的大小。根据公式〔2.7〕，虽然晶体管的宽长同时在变化时它们的比值并没有产生变化，但是由于L〔长度〕的变化，也会跟着做相应的变化。计算中我们的长度值是在不断减小的，因此gds的值在不断的增大，从而的值变大，进而影响增益的变化，增益也同时增大。而随着晶体管的尺寸在变小，进而晶体管的gm在增大，从而导致增益带宽的乘积的增大。〔详细数据见表2.5〕表2.5晶体管宽长同比变化对电阻负载共源放大器参数影响的仿真结果W/LgmgdsVgsAvWBIdsVdsAvWB40/104.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M20/54.562e-51.700e-82.2567.50656.1M-9.08u-1.81395.8M10/2.54.637e-52.648e-82.2567.618106.7M-9.23u-1.77812.8M5/1.254.815e-55.059e-82.2567.879212.2M-9.60u-1.721671.9M4/14.920e-56.705e-82.2568.030265.6M-9.82u-1.682132.8M第3章简单共源放大器的设计3.1单级共源放大器的设计第二章我们讲述了电阻负载共源放大器的设计和分析，这只是运放设计的一个根本单元，并且在现实的运放设计中我们不可能有很确定的电阻负载提供给我们来实现运放的设计。实际中的电阻负载即是一个或多个晶体管，我们通过调节晶体管的参数值来实现我们所需要得到的电阻负载值。本章主要阐述的根本的一级放大电路〔共源放大器〕的设计原理以及分析。3.1.1设计原理图与指标图3.1单级共源放大器的原理图此时电路的总电压Vdd是3.3V，理想电流源的大小为100uA，由于是单级放大器，电路设计的指标要求是增益Av>30dB，摆幅>2V。3.1.2参数的估计根据输出摆幅的要求，分配NMOS管和PMOS管的Von〔过驱动电压〕，电路图如图3.1。因为，这里我们取，满足上述条件。共源放大器的增益估算公式为：〔3.1〕从公式〔3.1〕中可以得出共源放大器最后增益的大小只与nmos管〔输入管〕过驱动电压选取和放大级的沟道长度调制系数有关，适当的调节这两个参数便可以控制最终放大倍数的大小。在本次设计中我们选取mos管的长度为1um。静态工作电压的估算：〔3.2〕〔3.3〕估算出输出节点〔Vout〕的静态工作点为。验证估算增益是否符合实际的要求,查表得出，nmos管的沟道长度调制系数，pmos管的沟道长度调制系数。由此估算：〔3.4〕〔3.5〕〔3.6〕估算此时的宽长比，查表得到nmos管的参数，pmos管的参数〔，其中是电子或空穴的迁移率，是单位面积栅氧化物电容〕。那么估算：〔3.7〕〔3.8〕3.1.3仿真验证静态工作点仿真如图〔微调nmos的宽长比使静态Vout在计算值附近，这里微调宽长比的结果为9.9/1〕。图3.2估算与微调后静态工作点输入电压设置范围设置为0~3.3V〔Vdd〕，最终选取结果图只需要截取静态工作点附近即可，得到输出电压摆幅仿真如下：图3.3输出电压摆幅跨导计算公式为：〔3.9〕根据公式〔3.1.9〕我们首先做出输出电流与电压的变化曲线I-图3.4I-曲线然后在Tools中选择Calculator〔计算器〕工具，选中wave然后再选中需要分析的曲线。图3.5计算器选择曲线接着进行曲线分析，选择SpecialFunction菜单中的Deriv〔微分〕之后在Outputs中选择Step-GetExpression选择OK确定，最后再从Results-PlotOutputs中显示出来得到跨导变化曲线。图3.6跨导随输入电压变化曲线从图3.6中可以看到，在输入为1.1v时的gm约为345uA/V。输出电阻计算公式为：〔3.10〕根据公式可以得到我们要先做出输出电压随偏置电流的变化曲线，那么设置偏置电流的变化范围为0-110uA，对I1进行DC分析得出输出电压曲线图为：图3.7偏置电流与输出电压的关系根据公式〔3.10〕可以知道只要将该曲线进行微分运算便可以得出输出电阻曲线：图3.8偏置电流与输出电阻的关系从图3.8中可以得到，当偏置电流为100uA的时候，输出电阻Rout的阻值约为296KΩ。我们设置输入直流电压为静态工作点电压，交流电压为1V，在对输出电压进行AC扫描，就可得出放大增益的曲线：图3.9放大器增益曲线从图3.9中得出实际放大倍数为247倍，约为47.85dB>30dB。满足设计指标，并与估算结果相互验证。图3.10带宽-3dB取点由图3.10中的仿真结果得到WB〔带宽〕为7.2MHz，增益带宽的乘积为7.2×247=1778.4。验证AC扫描放大倍数是否正确，用瞬态仿真来确定，把输入电压源Vdc改成Vsin，设置幅度为1mV，频率为1MHz，直流输入电压选择静态电压值。图3.11瞬态仿真图中可以得到将峰峰值为2mV的输入电压放大到峰峰值471mV，大约为235.5倍，与AC仿真结果相一致。图3.12各个晶体管上功耗那么得出最后静态电路的功耗为pwr=0.00011+0.00022+0.00011=440uW。3.2共源共栅电路3.2.1设计原理图与指标图3.13共源共栅放大器设计原理图此时电路的总电压Vdd是3.3V，理想电流源为100uA，MP1和MP2构成电流镜将理想电流源的电流信号转化为电压信号输入，提供一个稳定的输入电压，要求设计的增益Av>30dB，摆幅>1V。3.2.2参数估计根据输出摆幅的要求，分配NMOS管和PMOS管的Von〔过驱动电压〕，电路图如图3.13所示。因为，取。为了最终的结果能进行比对，我们取晶体管的长度仍是1um。估算静态偏置电压：〔3.11〕〔3.12〕〔3.13〕取〔因为这里没有考虑的变化，实际情况是MN2的衬偏效应导致的变大，故实际Vbn的值应该比估计值要大〕。增益的估算：〔3.14〕〔3.15〕〔3.16〕宽长比的估算：〔3.17〕〔3.18〕〔3.19〕由于本次参数的提取是自行提取，并不一定准确，估算值只能提供给我们一个近似值，因此参数需要我们自行调整来到达指标。将估算值带入到实际仿真电路中，静态工作点仿真如下图，由于此时的输出电压Vout不在估算静态工作点，需要调节输入晶体管的宽长比来实现，同时电流Id的大小也符合要求。调节宽长比后为。图3.14共源共栅静态工作点调整将输入电压设为变量，对输出电压进行DC扫描，得到输出电压范围曲线：图3.15输出电压范围偏导仿真，根据公式〔3.9〕可知要得到跨导曲线首先做出输出电流与电压的变化曲线I-：图3.16输入电压与输出电流曲线运用计算器功能对该曲线进行微分，得到跨到曲线；图3.17跨导曲线如图2.17，当输入电压〔静态工作点电压〕为0.97V时，晶体管MN1的跨导约为约为551uA/V。仿真输出电阻曲线，根据公式〔3.10〕首先将理想电流源I1设为变量，对I1进行DC分析得到输出电压曲线：图3.18电流与输出电压曲线对其进行微分，得到输出电阻曲线为：图3.19输出电阻曲线从图中可以得到当电流源电流为100uA时，输出电阻约为428KΩ。对输出电压进行AC扫描，进行增益大小仿真：图3.20电路增益曲线从图中得出放大倍数约为573倍，即55dB>30dB，到达指标要求。取-3dB的时所对应的频率值〔即带宽〕图3.21带宽-3dB取点从图中得到WB〔带宽〕为4.79MHz，增益带宽积为4.79×573=2744.7。瞬态仿真验证AC扫描：图3.22瞬态仿真曲线从图中得到将峰峰值为1.95mV的电压放大为峰峰值为1074.94mV约为551倍，与AC扫描得到仿真结果相一致。图3.23各晶体管功耗图那么得出最后静态电路的功耗为pwr=450.4uW。3.3参数比对分析我们将单级共源放大器和共源共栅放大器的两次设计所得到的数据放在一起作一次比对，如下表：表3.1参数比拟RoutgmAvGBWpwr单级共源296k345uA/V47.85dB1778.4440uW共源共栅428k551uA/V55dB2744.7450.4uW在其他因素根本相同的情况下，单级共源放大器的单位增益带宽比共源共栅放大器的小，增益比共源共栅放大器的增益小，输出晶体管的跨导和晶体管上的总功耗都要比共源共栅放大器的小。第4章二级密勒补偿运算放大器的设计和分析4.1电路原理和参数估计4.1.1电路原理分析如图4.1所示是典型的一个nmos输入的cmos二级运算放大器，它包括偏置电路，第一级差分放大器以及第二级共源放大器组成和密勒补偿电路。图4.1密勒补偿运算放大器结构示意图这里采用的是用密勒效应补偿的方法提高放大器的的相位裕度，即电容Cc的电路为相位补偿电路，补偿电路称为密勒补偿，电容Cc那么称为密勒电容。从图4.1的电路结构图中我们知道，偏置电路由M8和理想电流源组成。而M5和M8组成电流镜，目的是为了将理想电流源的电流信号通过M8转换为电压信号，再由M5转换为电流信号。第一级差分放大电路由M1~M5组成。M1和M2构成pmos差分输入对，差分输入较单端输入可以有效抑制共模信号的干扰。M3和M4是相同的mos管构成的电流镜，这里作为有源负载，将差模电流转化为差模电压。M5的作用是提供恒定的偏置电流，使M1,2和M3,4上的电流是M5上通过的电流大小的一半。第二级放大电路是由M6和M7组成的共源放大器，M6将差分电压信号转换为电流信号，M7将电流信号转换为电压信号输出。M6为共源放大器，M7为其提供恒定的电流偏置并作为输出负载。4.1.2设计指标表4.1运算放大器设计指标采用CMOS工艺电源电压-2.5V~2.5V共模输入范围-1V~2V开环直流增益Av70dB单位增益带宽GBW5ＭHz相位裕度PM转换速率SR10V/us共模抑制比CMRR70dB静态总功耗Pdiss<2mW负载电容10pF如表4.1所示，运算放大器的设计指标如下：要求电源电压在-2.5V~2.5V，共模输入范围在-1V~2V，开环直流增益Av70dB，单位增益带宽GBWHz，相位裕度PM，转换速率SR10V/us，共模抑制比CMRR70dB，静态总功耗Pdiss<2mW。4.2电路设计与参数估算4.2.1分配各级的增益一般我们在分配增益时一级增益大于二级增益，在这里假设第一级>38dB，第二级>32dB。4.2.2确定密勒电容Cc的大小为了保证相位裕度大于60度，一般要求零点在10倍的单位增益带宽外，相位裕度有这样的关系：由上面的公式可以得到，因为RHP零点高于10倍的带宽，所以根据零点〔由M6决定〕和第一极点〔M1决定〕的带宽公式可以推导出：(4.1)(4.2)由公式〔4.1〕和〔4.2〕可以得到两个结果：(4.3)(4.4)又因为，摆率由Cc决定，Cc越大，摆率越低，因此所以Cc不能取过大，这里我们初步取Cc=3pF，根据最终仿真结果进行调整。4.2.3确定各级工作电流因为SR10V/us，故：(4.5)取=50uA，由Pdiss<2mW得到电路总电流<2/5=400uA，那么M6上的支路电流<350uA。确定第一级输出摆幅和静态工作点第一级输出摆幅为，因为=2-0.68=1.32V(4.6)所以静态工作点>1.32+0.07=1.39，又因为2-0.77=1.23V(4.7)可以取=1.55V，那么，取M1和M2上的=0.5V。因此(4.8)因为(4.9)又因为(4.10)那么取，。当处于静态工作点时，(4.11)(4.12)那么，，。4.2.5估算第一级宽长比查表得，那么得到：(4.13)(4.14)(4.15)注：由于条件有限，表中的参数可能存在不准的情况，这里的宽长比我们只是取到大概的数据，并不是估算的数据就和实际的仿真参数相差不大，具体的情况我们将在仿真中来进行调整，调整的思路结合电路原理来实现。4.2.6第二级宽长比的估算为了得到相对合理的相位裕度，根据公式〔4.3〕可知，MOS管M6的跨导大约是M1的10倍，即gm6=10gm1，又因为M3,4电流镜的无失调对称设计有：(4.16)那么M6和M4的宽长比的关系为：(4.17)(4.18)，得出。同理得到：(4.19)4.3仿真验证和结果分析4.3.1静态工作点仿真根据对电路根本参数的估算，我们对电路的静态工作点进行仿真，确定每个静态都工作在饱和区，并且处于适宜的偏置状态。图4.2〔a〕密勒补偿运算放大器初步的静态工作点仿真图4.2〔b〕密勒补偿运算放大器初步的静态工作点仿真表4.2各个晶体管静态工作参数M8M5M7M0M1M2M3M6W/L5:15:114.2:17.5:17.5:118:118:197:1Vgs1.096V1.096V1.096V1.501V1.501V-0.950V-0.950V-0.950VVds1.096V1.499V0.581V2.551V2.551V-0.950V-0.950V-4.418VVon0.2V0.2V0.2V0.5V0.5V0.27V0.27V0.27VIds50uA50uA139.83uA26.16uA26.16uA26.16uA26.16uA139.83uAGm267.5uA/V268.8uA/V749.8uA/V239.8uA/V239.8uA/V170uA/V170uA/V936.9uA/V表5.2是各个晶体管静态工作点参数和宽长比。我们发现的关系没有得到保证，所以对晶体管的宽长比进行调整。又因为幅员面积的限制，M6管的宽度不能超过100um，于是M6管的跨导在1000~1300左右，初步仿真结果是936，可以略微调到，但是也快接近上限，因此我们对M1和M2的宽长比和跨导进行调节，初步仿真结果是239.7，那么要满足10倍的关系，需要减小跨导到100左右。根据公式〔2.6〕,跨导与宽长比成正比，与Id成正比，与Von成反比，我们从这三个因素出发进行调节。调节后的各个晶体管静态工作点参数到达了我们的初步期望。表4.3是调节后的各个晶体管静态工作点参数和宽长比。图4.3〔a〕调整后的密勒补偿运算放大器的静态工作点仿真图4.3〔b〕调整后的密勒补偿运算放大器的静态工作点仿真表4.3各个晶体管的静态工作点参数M8M5M7M0M1M2M3M6W/L5:15:114.2:12:12:118:118:197:1Vgs1.096V1.096V1.096V1.521V1.512V-0.949V-0.949V-0.949VVds1.096V0.979V0.519V3.071V3.071V-0.949V-0.949V-4.481VVon0.2V0.2V0.2V0.5V0.5V0.27V0.27V0.27VIds50uA50uA139.31uA25.02uA25.02uA25.02uA25.02uA139.31uAGm267.5uA/V268.9uA/V745.7uA/V119.3uA/V119.3uA/V169.6uA/V169.6uA/V935.2uA/V4.3.2共模输入范围仿真的过程和结果器采用如图〔4.4〕所示的单位增益测试结构来仿真运放的输入共模电压范围。具体是将运放的输出端和反向输入端相连，同向输入端加直流电压从-2.5V到2.5V进行扫描。图4.4模输入范围测试原理示意图得到输入共模电压范围结果如下：图4.5共模输入范围测试结果由这个图可以得到-2.3V<ICMR<2.3V。到达设计指标。开环增益，相位裕度，单位增益带宽的仿真由前面计算可知，共模输入范围为-2.3V到2.3V，所以可以假设共模输入电压等于0V，模输入电压等于0V的情况下仿真开环增益，相位裕度和单位增益带宽。首先验证第一级增益，得出曲线图如下〔图4.6〕。图4.6第一级增益曲线第一级的增益为38.7dB到达设计指标。然后进行电路总增益的仿真，真结果如下：图4.7电路总增益仿真结果总增益为75.3dB大于指标要求的70dB。进行单位增益带宽GBW和相位裕度仿真〔如图4.8〕。从图中可以知道此时的相位裕度为60度，GBW为5.7MHz，到达设计指标。图4.8单位增益带宽GBW和相位裕度仿真结果4.3.4共模电压与差模增益的关系不同的差模电压下，小信号增益可能不一样。这里我们使用参数扫描，分析不同共模电压下小信号增益曲线，并用Ymax函数将每个共模电压的最大增益取出来。图4.9计算器显示增益运用计算器得到的表达式如下图。然后使用ADE中的Outputs-Step-GetExpression设置输出图4.10ADE显示再设置参数变量图4.11设置参数在ADE-Tools中选择ParametricAnalysis，变量分析如下所示：图4.12参数分析点击start开始分析，得到共模输入与差模增益的关系曲线，最后从中选取一条增益大于70dB的直线查看实际情况中的共模输入范围：图4.13差模增益共模输入关系曲线共模抑制比的仿真过程与结果为了方便仿真时的操作，首先将电路制成symbol模板，模板电路图如下：图4.14symbol模板电路然后在选择Design中的CreateCellview的第一项，最后得到的模板形状如下：图4.15电路宏符号的建立与端口重新创立CellView，得到仿真差模共模增益测试电路图如下：图4.16共模抑制比的测试电路其中差模输入的一端接地〔等同于电压为0V〕，另一端的直流电压也为0V，但是加上1V的交流电压。共模输入的输入电压那么同为交流1V。得到差模共模增益〔dB〕曲线为：图4.17差模共模增益〔20dB〕曲线仿真结果在得到共模差模增益曲线后，我们直接将两条曲线相减即可得到共模抑制比的曲线图，首先利用计算器功能对曲线进行相减：图4.18计算器参数设置再从ADE中的Outputs中get，再次运行后得到：图4.190V共模电压下共模抑制比仿真结果从图中可以得到最大CMRR为97dB，到达指标要求。4.3.6共模输入和共模抑制比的关系共模差模直流输入均改为输入变量电压，得到共模抑制比和共模输入的曲线为：图4.20共模输入与共模抑制比关系曲线在曲线中找出输入为-0.5V和2V得到的CMRR分别为84.7dB和98.9dB。说明共模输入的大小对共模抑制比的大小有一定的影响。4.3.7瞬态分析为了测量压摆率〔转换速率〕和稳定时间〔建立时间〕，将运算放大器的输出端与反向输入端相连，测试电路图如5.14所示，同相输入端加高、低电平为0V和2V〔5mV〕。上升和下降时间都为1ns的脉冲信号。图4.21测试电路图图4.22脉冲参数设置输出响应分为大信号响应和小信号响应两个阶段。根据大信号响应的斜率可以直接测量放大器的正摆率。Settingtime是波形刚刚稳定的时候测得的时间。当电平为5V时图4.23大信号的瞬态响应由图可知，稳定时间Settingtime为254.2ns。图4.24大信号的瞬态响应由图可知，上升沿摆率为16V/us。图4.25大信号的瞬态响应由图可知，下降沿摆率为10.9V/us。当输入电平为5mV，脉宽50us，上升沿和下降沿为1ns时，图4.26小信号的瞬态响应由图可知，Settingtime为855.9ns。图4.27小信号的瞬态响应由图可知，上升沿摆率为0.10V/us。图4.28小信号的瞬态响应由图可知，下降沿摆率为0.12V/us。仿真结果说明，当输入信号为小信号时，稳定时间变长，摆率变小。4.3.8电路静态总功耗电路总功耗为：<2mW，符合指标要求。4.4密勒电容对零点极点的影响以及运算放大器性能参数和稳定性的影响因为，本次设计共取了4组Cc的值进行比照，发现相位裕度，单位增益带宽，摆率和稳定时间会随着密勒电容的变化而发生改变，如下表：表4.4不同密勒电容时电路改变的参数改变情况Cc/pFPM/GBW/MHzSettingtime/nsSR/2v5mV2V5mV0-1.125.32500/133.7/15.2/136.611.7192.9225039.5130.20.253605.7254.2855.91610.90.100.12873.82.3533.3179.16.26.00.0390.035当电路中的密勒电容的大小发生改变时，通过仿真我们得到它对电路的增益、共模输入范围、输出电压范围、静态电路功耗都没没有直接的影响。它主要影响的主要是有关联的一些参数的变化，比方相位裕度，单位增益带宽、建立时间和摆率，如表4.4所示。从前面的仿真中我们分析到，为了使运算放大器在闭环时能稳定工作，需要采用一些技术去获得足够的相位裕度，也就是频率补偿。而在本次设计中我们采用了密勒效应补偿的方法，直接将补偿电容跨接在放大电路中，图〔4.1〕中，Cc是通过第一级差分放大器与第二级放大器的输出相连。这样的做法是让补偿后的电路多了一个零点，使得二级放大器的两个极点，因此Cc也被称为极点别离电容。接下来我们将密勒电容作为变量，即对Cc进行参数分析，使Cc的大小在0~10pF之间变动，得到增益波特图：图4.29密勒电容改变时的波特曲线从图4.29中可以看出，当电容Cc的值增大时，增益为0dB时的频率是减小的，也就是单位增益带宽在减小。相频曲线也变得更加平缓，相位裕度的也同时在增大。在没有电容Cc构成频率补偿电路时，此时的相位裕度是最小的，因而两级运算放大器系统用于负反响时，由于极点引入的附加相移，很可能会产生振荡。图4.30即为米勒电容改变时电路的大信号瞬态响应图的比拟，从中可以得出当没有电容构成频率补偿时，电路是震荡的。从表4.4中我们也很容易可以看出，在大信号输入的情况下，随着密勒电容的增大，建立时间将会变长，而压摆率却会变小，这就说明输入的频率在减小，从而防止了截止或者饱和失真的情况。图4.30电容是0pF和3pF大信号瞬态响应比拟曲线当输入改为小信号输入时，由表4.4建立稳定时间的是变长的，压摆率是变小的。如图4.31是未加电容时大信号输入和小信号输入瞬态响应比拟曲线和电容为3pF时的曲线：图4.31〔a〕小信号和大信号输入瞬态响应比拟曲线图4.31〔b〕小信号和大信号输入瞬态响应比拟曲线从图中可知，当未接密勒电容时的输出点路是振荡的。在参加密勒电容后的电路在小信号输入时更能够容易地看出建立时间点，但是压摆率很容易超过限制。4.5运算放大器设计指标与仿真结果表5.6运算放大器设计指标与仿真结果设计指标仿真结果采用CMOS工艺电源电压-2.5V~2.5V-2.5V~2.5V共模输入范围-1V~2V-2.3V~2.3V开环直流增益Av70dB75.3dB单位增益带宽GBW5MHz5.7MHz相位裕度PM转换速率SR10V/us16V/us共模抑制比CMRR70dB97dB静态总功耗Pdiss<2mW1.47mW负载电容10pf10pf补偿电容3pf3pf总结毕业设计总共完成了以下三方面的工作：〔1〕模拟运算放大器的根本单元的分析，即电阻负载的单级运算放大器。按照原理图的设计电路，依次分析了改变晶体管宽度，晶体管长度，输入电压大小，负载电阻大小和晶体管尺寸，对电路参数所造成的影响。〔2〕实际单级运放电路的仿真，共源放大器，了解到如何根据指标修改电路参数到达优化效果。〔3〕简单的运用，二级密勒补偿运算放大器的设计。本次设计主要阐述了从零开始的二级密勒运算放大器的设计与优化。从理想的电阻负载放大器开始，一步一步地去完整分析设计一个根本的运放过程。通过调节电路元器件的参数来满足我们预定的指标任务，从而到达优化的目的。在设计二级运算放大器时我们采用的密勒电容频率补偿的方法，对运算放大器的相位裕度，压摆率，单位增益带宽和建立时间进行有效的分析和调整，得到放大器在闭环时能稳定工作的条件。这对将来更深一层次地在运算放大器的研究上有很大的益处。致谢从开始接触设计到现如今的设计完成也断断续续地过了三个多月的时间，从模模糊糊的了解，到现在的能够完成独立的分析与思考，我想这就是本次设计完成中我的最大的享受之处。首先我要感谢我的指导老师凌云老师在百忙中还不忘记给我们的关心和悉心的指导。可以说在凌老师的协助与解惑和凌老师的严谨细心的科学作风的感染下，才有了我毕业设计顺利的完成。在此我对凌老师表示由衷的感谢和深深的敬佩。再者我还要感谢与我同组的共同奋斗的成员，他们的陪伴和对我的无私帮助和协作，使我在设计和研究的过程中感到了支持的力量。在此我奉上诚挚的谢意。最后我还要感谢周围的朋友和我的家人，他们的支持和陪伴是我大学四年得到的弥足珍贵的馈赠。参考文献[1]P.E.Allen.CMOS.模拟集成电路设计,第二版[M].北京:电子工业出版社.2006.[2]B.Razavi.模拟CMOS集成电路设计[M].西安:西安交通大学出版社.2003..模拟集成电路的分析与设计,第四影印版[M].北京:高等教育出版社.2003.[4]洪志良.模拟集成电路分析与设计[M].北京:科学出版社.2005..增朝阳等译.模拟集成电路设计[M].北京:机械工业出版社.2005.[6]钟文耀.CMOS电路模拟与设计-基于Hspice[M].北京:科学出版社.2007.

[7]尹睿.二级密勒补偿运算放大器设计教程[M].上海:复旦大学出版社.2007.[8]朱正勇.半导体集成电路[M].北京:清华大学出版社.2001.[9]冯民吕.模拟集成电路根底[M].北京:中国铁道出版社.1991.[10]顾宝良.模拟集成电路原理与实用电路.北京:人民邮电出版社.1989.[11]G.Palmisano,G.Palumbo,R.Salerno,〞CMOSOutputStageforLow-VoltagePowerSupplies〞,IEEETRANSACTIONSONCIRCUITSANDSYSTEMS-:ANALOGANDDIGITALSIGNALPROCESSING,VOL.47NO.11NOVEMBER1995,pp165-168[12]ChangkuHwang,AliMotamed,andMohammdeIsmil“UniversalConstant-gmInput-StageArchitecturesforLow-VoltageOpAmps〞,IEEETRANSACTIONSONCIRCUITSANDSYSTEMS-I:FUNDAMENTALTHEORYANDAPPLICATIONS,VOL.42,NO11NOVEMBER1995,pp886-895.附录A基于SMIC0.18um3.3V厚氧化珊工艺MOS管的沟道长度调制系数λ和参数K的参数提取表λnL=1uVDS0.20.350.50.650.80.951.10.130.4080.0890.0480.0340.0280.0240.0220.231.1940.1340.0570.0360.0260.0210.0180.332.2610.2520.0760.0410.0270.0210.0170.432.7550.5090.1120.0510.0310.0220.017VonL=1uknL=1uVDS0.20.350.50.650.80.951.10.13112.8126.2127.4128.2128.8129.3129.70.2393.199.0100.3100.9101.4101.8102.10.3381.288.990.791.591.891.891.80.4365.481.784.485.586.086.586.5VonL=1uλnL=2uVDS0.20.350.50.650.80.951.10.170.4720.0610.0300.0320.0270.0240.0230.271.4420.1070.0360.0220.0170.0140.0130.372.3800.2480.0520.0260.0170.0140.0120.473.0580.59300860.0330.0190.0120.011VonL=2uknL=2uVDS0.20.350.50.650.80.951.10.1793.996.396.997.297.697.898.10.2779.385.085.586.186.486.686.70.3768.279.681.081.481.781.882.00.4758.774.877.678.278.578.778.8VonL=2uλpL=1uVDS0.20.350.50.650.80.951.10.220.8440.0700.0340.0230.0170.0130.0110.322.050.1400.0450.0270.0190.0150.0120.422.950.3990.0640.0340.0230.0170.0130.523.390.8610.1110.0420.0260.0190.015VonL=1ukpL=1uVDS0.20.350.50.650.80.951.10.2218.719.519.619.719.819.819.90.3216.218.118.318.418.518.518.60.4213.817.117.517.617.717.717.80.5211.915.916.716.917.017.017.1VonL=1uλpL=2uVDS0.20.350.50.650.80.951.10.230.7960.0460.0190.0120.0090.0070.0060.330.2050.1090.0260.0140.0100.0080.0060.432.8880.3460.0420.0180.0120.0090.0070.533.3460.8110.0810.0240.0140.0100.007VonL=2ukpL=2uVDS0.20.350.50.650.80.951.10.2316.817.317.417.517.517.517.50.3314.916.516.716.716.816.816.80.4312.915.816.116.216.216.216.30.5311.214.915.615.715.815.815.8VonL=2u附录B译文输入级在0.35%gm波动的轨至轨放大器摘要——介绍了一种新的实现轨到轨输入到放大器方案。常数是用可调谐电平移位器和一个差分对得到的。反响电路中的方式中，将差分对的共模输入控制电平移位器，导致不一致和稳定的轨对轨输入操作。作为新的技术防止了使用免费输入差分对，这种方法克服了概率题如共模抑制比，增益带宽积的降解中存在的许多其它的设计。该电路制作在0.5μm工艺。产生的差分对具有恒定跨导的变化仅由0.35%轨到轨输入共模电平。输入共模范围扩展超过1.5V的供给水平，导致只有1%的波动在通用输入通用模式从-2到2V。关键词——指数放大器CMOS模拟集成电路浮栅轨对轨运算放大器1．介绍一个操作放大器连接在操作信号摆幅由输入级的共模范围和允许输出信号范围的限制的单位增益配置上。为了允许最大信号幅度，这两个范围应该扩大从正电源的负电源电平〔轨到轨操作〕。一个简单的AB类放大器是可以作为输出级放大器，允许轨到轨输出信号摆幅[1]。因此本文的重点是在延伸的输入级的共模范围。由于阈值电压的限制，传统的差动对不可与轨轨共模电平信号处理。n沟道〔p沟道〕差分对不能处理具有低〔高〕共同模式信号。最初的解决方案是将N和P沟道差分对平行。然而，在输入级的总跨导的波动，如图1所示，可能产生的稳定性问题。这是因为操作的重叠区域中，总的跨导增加一倍的幅度。它在整个共模输入电平保持恒定的跨导是必要的。图1由平行的n沟道和p沟道差动对引入非恒定的跨导的问题。许多技术实现恒定跨导的轨至轨放大器已被引入[2]–[15]。大多数利用并行N和P沟道差分对合并复杂电路，确保输入的两个对GMS的总和保持不变，如图2中的实例。基于聚集在电流累计阶段信息，一些动作是由对差分对尾电流的幅度。基于聚集在电流累计阶段信息，一些动作作为差分对尾电流的幅度。将输入信号的思想，并在影响的差分对的共模范围在[3]进行了介绍。信号的一种方式，重叠的两个过渡区不同分对转移，导致在一个恒定的总跨导，如图3所示。体系结构，如这些有两个主要缺点。首先，为了获得恒定的总跨导，的N沟道差分对的gm必须匹配的P沟道对正，这是很难实现的特定过程的变化。报道结构提供了从1.5%[10]至10%总波动。第二，共模抑制比〔CMRR〕这些电路通常是退化时的输入共模电平是输入阶段的过渡区域内，其中N和P沟道差分对的工作[16]。这种降解通常在40-60分贝。图2典型轨至轨输入级架构图3通过移动输入对的共模范围重叠过渡区获得的恒定跨导为了克服这些问题，使用平行同一信道的差动对的技术被引入[15]。这一技术类似于[3]中，它将这个差动对中的一个的共模范围。主要区别是获得恒定的跨导，利用前馈抵消保持恒定时的输入对操作而不是重叠的过渡区。由于只有一个类型差分对时，该两个输入跨导器的匹配是不敏感工艺变化。尽管如此，在该电路中的跨导的总体波动是近5％。还包括前馈跨导，三个差分对的使用，以及一些附加的偏置电路，这增加了放大器的功耗。为了简单和精确度，最好是使用一个单一的差分对的输入端。在这种情况下，输入对的共模范围必须以某种方式扩展到接受轨到轨信号。在过去，这已经完成使用多个输入浮栅晶体管〔MIFGs〕。该信号被使用在通过放大器处理容性分压衰减之前[1]，[4]。MIFG电容器的比率被设定成所述输入信号被衰减足以总是驻留在实际差分对的共模范围内。为了确保信号是足够的衰减，在这些结构的电容比通常设置为五左右，导致一个衰减为六[4]。这不利地影响增益带宽〔GBW〕以及放大器的噪声响应。此外，即使这些结构使用单个输入差分对呈现在克某些方差由于拉姆达效果在尾电流上。随着共模的上升或下降，晶体管供给的尾电流的和当前的幅度也上升或下降。以这种方式实现的电路的共模输入在电路仿真结果中导致通用在轨道近3%偏离轨道。在本文中，一个新的利用单个输入差分对的输入级为轨至轨工作被引入。虽然MIFG晶体管被使用，但是反响电路允许的衰减比以前的报告低得多。轨到轨操作由输入共模电平移位到一个固定的直流电平前的信号输入到差分对来实现的。据推测，通过隧道效应通过栅极泄漏引入的任何时间常数是足够大的，并且因此忽略了这一分析。2、可编程电平转换器近零方差的GM可以通过改变输入信号的共模分量固定水平驻留在输入差分信号的共模范围内实现。因为移位所需的量取决于输入的共模电平，可编程电平转换〔PLS〕电路是必要的。一个简单的，高度可编程的电平移位器可以在源极跟随器配置一个MIFG晶体管创立，如图4显示。一个终端到MIFG晶体管，VI，作为输入到该电路。其他终端，VFB，决定M1的有效阈值电压从VI的移动量。偏移量是由栅源电压在源极跟随器配置晶体管得到的。因为，由此产生的栅极电压Vg1在MIFG晶体管图4的两个输入是：结合〔1〕和〔2〕，从输入端的角度偏移量是VI的递归函数，确定为：定义是从有效阈值电压，从到的转移量是：现在转移后由于可以是正或负的值，也可以是与移位获得的视的到+的比率的量的任一方向编程。下一步，我们探索如何找到Vtb的一个适宜的值，让差分信号的共模电平转移到一个恒定值。图4可编程电平转换〔PLS〕电路3、反响电路从上面的局部两个可编程电平移位器，现在用作前级到一个典型的差分对。为了正确程序的电平移位器，普通模式的信息必须从电路中提取，并反响到编程输入，Vfb图4。这过使用了图5中显示的结构。差分对的源极电压，标记为在图5如，表现为交流接地为差分输入，并几乎为共模输入的缓冲器。如果此电压保持不变，所以尾电流的幅度将在所述差分对GM接近零的变化。任何直流值，保持差分对中的希望的饱和区域中操作可以作为一个参考。为方便起见，MS，Vref的栅极/漏极电压，用于比拟Vtail。这种差异Vfb被放大和返回到PLSS作为。由此产生的反响电压变为：由于负反响，如果放大器的增益足够大时，Vtail被强制为大致等于Vref，并且一个恒定电流被提供给所述差分对不管是否共模。另外，由于Vds7等于Vds8，尾电流的震级变得精确〔忽略器件不匹配〕等于参考电流。图5轨至轨输入级4、设计考虑几方面的考虑需要在这个放大器的设计作出。在MIFG设计两个主要关注的是区域和带宽。加电容器将增加电路的相对于传统的放大器设计的区域。另外，这些电容器的衰减性效果降低了输入级的跨导有效，从而降低了放大器的增益带宽积。因而这种设计的一个目标是使这些效果尽可能地小。适当的偏置可以帮助改善电路的性能，并减少所需的区域。最后，执行反响环路的稳定性分析，以保证电路的正常操作。A.增益和偏置由于这种设计的第一衰减之前它被放大器处理的输入信号，增益带宽积会减少。因此，这是可取的，以使该复原尽可能小。实现一致的轨对轨操作，最小的衰减可以通过设置在图5中得到=。有使用该衰减两个必要条件。首先，反响放大器，AF，应该有轨到轨输出信号摆幅。其次，Vfb=-Vcm条件应满足，其中Vcm是输入的共模电平。这意味着，该电路的设计应使得当Vcm是零，Vtail应等于Vref。第一个要求，即反响放大器，AF具有轨到轨输出摆幅，很容易通过使用一个基于三电流镜运算跨导放大器〔OTA〕的满足[17]。第二个要求，Vfb=-Vcm可以通过图5中的电路精心设计完成，使用下面的关系：求解〔2〕和〔8〕收益率组合〔7〕-〔12〕其中。求解，对于足够大的因为，和是设计变量为差分对时，中的其他参数方面解决了。设置和求解〔14〕，用于在页面底部所示的产率〔15〕。如从〔15〕中可以看出，使用长宽比设计方法用于获得是易受处理和中的变化。另外，根据所述放大器的其余局部的设计中，可能需要足够大以满足式〔15〕。这意味着对生产放大器电容器的问题，和将需要尽可能大的尺寸。为了克服这些问题，我们可以实现通过产生用于比拟Vtail一个新的参考所期望的结果。这可以在图6的电路实现。该电路中在这个参考电压发生器的设计中的一个重要的考虑因素是保持晶体管的饱和区。在增加功率消耗的本钱，该技术在制造公差的存在是因为需要更强大的根底上参考晶体管匹配而不是单一的晶体管特性的创立。此外，我们获得了PLS晶体管的设计的自由度。更小的晶体管，可以使用产生较小的浮置栅极电容，以及较少的区域。图6参考生成的轨至轨输入级确保为了说明电路图6比图5关于通用波动的更健壮的原因，是因为MonteCarlo模拟中的各电路上运行。MOSFET的阈值电压和迁移率分别使用通常的分布，其中5％的变化对应于的每个变化。聚POLY2片电容也用10％的改变了正态分布。电路进行模拟每100次，GM波动超过轨到轨共模输入的变化被绘制成图7和8。正如所料，该电路示出图5的转基因波动与图6的电路相比变化更加灵敏。标准偏差被模拟为0.645％的图5和0.017％的图6。图7GM波动的模拟统计分布在图5电路的工艺变化中存在图8GM波动的模拟统计分布在图6电路的工艺变化中存在B.区以最小化所述放大器的面积，电容器的设计应尽可能小。传统MIFG设计规那么是使浮动栅极电容器寄生电容的总和的5-10倍连接到浮动节点。使用MIFG晶体管因而通常带有的大幅增加必要的硅片面积的本钱。在这个放大器的情况下，负反响局部地补偿所述寄生效应。从图5上的M1级跨导和跨导的波动相关联的电容的影响进行了分析是为了减少输入级相关联的地区。考虑等效电路与图5和6的小信号，跨导器的差分输出电流将是：晶体管和是匹配的，从而并假设假设寄生电容,Vtail的电压，表现为交流接地为Vg5和Vg6的差分电压，并作为一个源极跟随器为共模信号。假设使用差分信号的共模的表示其中Vcm为共模分量的输入信号，以及Vd是所述差分输入。求解〔17〕-〔25〕，我们得到：因此，得到的总有效互导一些跨导，及反过来GBW，都无法防止由于浮栅晶体管的性质造成的衰减。为了最大限度地减少，，，的在此衰减的影响，它应确保：然而，这也许不是最好的选择。如果Ci和Cfb的尺寸减小，管芯区域将成为在减小输入级的跨导有效〔GM〕的本钱要小。Gm降解可以通过加宽差动对驱动器晶体管M5和M6进行补偿。给予一定的浮动栅极电容的尺寸，驱动器晶体管的纵横比可以通过代入〔27〕和求解计算.这样做的收益率:对跨波动电容大小的影响正在分析。需要注意的是，输入级的跨导将从其标称值的变化在电压Vtail的结果偏离由于于晶体管的影响。使用〔18〕-〔25〕中，并解出在页面底部所示的Vtail产率〔30〕。对于足够大的Af，Vtail可以与近似：只要的乘积大，变型用Vtail将是小的，从而导致在输入级的跨导在所有的共模输入电平的电