EDA选择题(含答案)解析

：（2.基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能A.A.提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路C.以可执行文件的形式提交用户，完成 BA.原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B.原理图输入设计方法一般是一种自底向上的设计方法B.敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动D.进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成A.信号用于作为进程中局部数据存储单元控制非法状态出现”8.写出下列缩写的中文（或者英文）含义:H层次中的一种表示转化成另一种A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程，并且该过程与器B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束C.综合可以理解为将软件描述与给定的硬件结构用电路网表文件表示的映射过程，映D.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的A.A.A.A.面积优化方法，同时有速度优化效果 B _________________________________________A.三态控制电路B.条件相或的逻A.进程之间可以通过变量进行通信A.2#1111_1110#1.5CLPM参数可设置模块库A.原理图/HDL文本输入;B.适配；C.时序仿真；D.编程下载；E.硬件测试；F.综合12.在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。A.C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并D.综合是纯软件的转换过程，与器件硬件结构无关;，（写出下列缩写的中文（或者英文）含义:5.7.8.9.10件JTAG,jointtestactiongroup，联合测试行动小组的简称，又意指其提出的一A.原理图/HDL文本输入;B.适配；C.时序仿真；D.编程下载；E.硬件测试；F.综合21.在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。23.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射26.在VHDL语言中，下列对时钟边沿检测描述中，错误的是o，（写出下列缩写的中文（或者英文）含义：11.ASIC专用集成电路一、单项选择题：（20分）29.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射30.CPLD的可编程是主要基于什么结构：°D31.流水线设计是一种优化方式，下列哪一项对资源共享描述正确_。bA.面积优化方法，不会有速度优化效果B.速度优化方法，不会有面积优化效果32.在VHDL语言中，下列对时钟边沿检33.状态机编码方式中，其中,以及提高运行速,以及提高运行速度（即速度优化）；指出下列那种方法是速度优化“00001111””0000_1111”;列b）综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的d）综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。38.进程中的信号赋值语句，其信号更新是—CQ一个设计实体（电路模块）包括实体与结构体行速度（即速度优化）；指出下列哪些方法是面积优化。B①流水线设计②资源共享③逻辑优化④串行⑤寄存器配平⑥关键化.C44.大规模可编程器件主要有FPGACPLD两类，下列对CPLD结构与工作原理的描述中,a）综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的d）综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定48.下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的___49.在VHDL语言中，下列对进程（PROCES）语句的语句结构及语法规则的描述中，不a）PROCE