数字电子练习题分析

数字电子技术基础习题-第一部分门电路一、填空题1.数字集成电路按开关元件不同，可分为TTL集成电路和CMOS集成电路两大类。2.数字电路中的三种基本逻辑门电路是与门、或门、非门。EN＆▽YAB图1填空题5用图3.三态门是在普通门的基础上增加控制电路构成的，它的三种输出状态是高电平、EN＆▽YAB图1填空题5用图4.与门、与非门的闲置输入端应接高电平；或门、或非门的闲置输入端应接低电平。5.图1所示三态门在时，Y的输出状态是高阻态。6.利用TTL与非门实现输出线与应采用OC门，实现总线传输应采用三态门。7.图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。＆＆ABY(a)YAB＆YAB≥1(d)(c)图2填空题7用图1AY(b)名称逻辑表达式名称逻辑表达式（a）与门Y=AB；（b）非门；（c）与非门；（d）或非门。8.当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关系称为或逻辑关系。二、选择题1.下列几种逻辑门中，能用作反相器的是C。A.与门B.或门C.与非门2.下列几种逻辑门中，不能将输出端直接并联的是B。A.三态门B.与非门C.OC门3.TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是C。A.输入端接地B.输入端接同类与非门的输出电压0.3VC.输入端经10kΩ电阻接地D.输入端经51Ω电阻接地4.TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是D。A.输入端经10kΩ电阻接地B.输入端接同类与非门的输出电压3.6VC.输入端悬空D.输入端经51Ω电阻接地5.逻辑电路如图3所示，该电路实现的逻辑关系为C。A.B.C.D.6.图4为TTL逻辑门，其输出Y为D。A.B.C.D.图5选择题7用图A图5选择题7用图AB＆＆≥1Y1Y51ΩABC图4选择题6用图图3选择题5用图YAB1＆7.图5电路实现的逻辑功能是C。A.B.C.D.8.门电路使用时需要外接负载电阻和电源的是D。A.与门B.与非门C.异或门D.OC门9.以下各种接法不正确的是D。A.与非门闲置输入端接1B.或非门闲置输入端接地C.TTL与非门闲置输入端悬空D.CMOS门闲置输入端悬空10.图6中能实现功能的TTL门是B。YYAB+5V＆YAB(B)(A)(C)图6选择题10用图YA＆11.图7中，能实现的逻辑门是C。YYA＆(B)(A)(C)图7选择题11用图YAB≥1(D)Y=1ABABY=112.图8中电路连接和给定逻辑功能都正确的是C。图8图8选择题12用图(D)RLVCCYABCD＆＆＆YAB≥1YAB≥1(B)(A)(C)AYBVCC画图题先写出图12所示各门电路的逻辑表达式，再根据输入信号A、B的波形，对应画出各个门的输出波形。AABY1Y2=1Y3Y4图12题六用图Y3ABAY11＆Y2B0＆ABY4=1解：YY1=AYY2=1YY3=A+BYY4=AB+AB波形如图12第二部分组合逻辑电路一、填空题1.逻辑代数的三种基本逻辑运算是与、或和非，在电路上，分别用与门、或门和非门来实现。2.逻辑变量和逻辑函数的取值只有0和1两种可能。3.逻辑函数的表示方法有真值表、逻辑表达式、逻辑图、波形图、卡诺图五种。4.“全1出0，有0出1”描述的逻辑关系是与非逻辑。5.0，1。6.，，A+B，A。7.时，函数之值为1。8.二进制的基数是2，其第位的权值是2i-1。9.在二-十进制码中，1位十进制数用4位二进制码表示，8421BCD码从高位到低位的权值依次为8、4、2、1。10.（93）10=（1011101）2，（93）10=（10010011）8421BCD11.最简与或式的标准有两个，即与项数最少、每个与项中变量数最少。12.常用的集成组合逻辑电路有编码器、译码器、数据选择器等。13.编码器的功能是将输入信号转化为二进制代码输出。14.编码器可分为二进制编码器和二－十进制编码器，又可分为普通编码器和优先编码器。15.常用的译码器电路有二进制译码器、二－十进制译码器和显示译码器等。16.七段显示译码器74LS48输出高电平有效，用以驱动共阴极LED显示器。当输入时，输出=1011011，显示字形5。17.数据选择器的逻辑功能是从2n个输入信号中选择一个送到唯一输出端；数据分配器的逻辑功能是根据地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上去。二、选择题1.“入1出0，入0出1”的逻辑运算关系属于C。A.与运算B.或运算C.非运算D.与非运算2.使函数的值为0的变量取值组合为C。A.00、11B.00、10C.01、10D.01、113.使函数之值为1的变量取值组合是A。A.00，至少有一个0B.01，至少有一个1C.10，11D.11，任意组合4.，当时，D。A.B.C.D.5.3个逻辑变量的取值组合共有C种。A.3B.6 C.8D.166.下列逻辑函数属于与非式的是B。A.B.C.D.7.与相等的式子是A。A.B.C.D.8.图1所示波形关系的逻辑函数表达式为C。A.B.C.D.图1选择题8用图图1选择题8用图ABY9.表1所示的真值表，其函数式为C。A.B.C.D.10.余3码的0011对应的十进制数是C。A.3B.6C.0D.911.二进制数10010110转换为十进制，应得A。A.150B.151C.96D.9812.十进制数35转换为二进制数得A，转换为8421BCD码得C。A.100011B.100001C.00110101D.0101001113.属于无权码的是B。A.8421码B.余3码C.2421码D.自然二进制码14.组合逻辑电路通常由A组成。A.门电路B.编码器C.译码器D.数据选择器15.8线-3线优先编码器74LS148，低电平输入有效，反码输出。当对编码时，输出为C。A.000B.101C.010D.10016.优先编码器同时有两个或两个以上信号输入时，是按D给输入信号编码。A.高电平B.低电平C.高频率D.高优先级17.8421BCD译码器74LS42输出低电平有效，当输入时，其输出等于D。图2选择题18用图0图2选择题18用图01A1D1D2MUXBAA0D0YD3C.0100000000D.111111110118.4选1数据选择器构成逻辑函数产生器的电路连接如图2所示，该电路实现的逻辑函数是C。A.B.C.D.四、计算题1.将下列十进制数转换为二进制数。（1）（25）10=（11001）2（2）（53.25）10=（110101.01）22.将下列二进制数转换为十进制数。（1）（1001）2=（9）10（2）（1001011）=（75）103.将下列各数转换为8421BCD码。（1）（100011）2=（00110101）8421BCD（2）（231）10=（001000110001）8421BCD4.将下列数码分别看作自然二进制数和8421BCD码，求出相应的十进制数。（1）10010111（2）010101100011（10010111）2=（151）10（010101100011）2=（1379）10（10010111）8421BCD=（97）10（010101100011）8421BCD=（563）10五、组合逻辑电路设计题1.某产品有A、B、C、D四项指标。其中规定主要指标A、B必须满足要求，其余指标C、D只要有一个达标即可判定产品Y为合格。试设计一个逻辑电路实现此产品合格判定功能，要求：（1）列出真值表，（2）写出输出函数的最简与或式，（3）画出用与非门实现该电路的逻辑图。解:（1）BYBYAD＆＆＆C2.现有三个车间，每个车间各需10kW电力，这三个车间由两台发电机组供电，一台功率为10kW，另一台功率为20kW。三个车间经常不同时工作。试用与非门和异或门设计一个逻辑电路，能够根据各车间的工作情况，以最节约电能的方式自动完成配电任务。解:（1）（2）CCY2＆＆＆Y1=1=1AB＆（3）3.用集成译码器74LS138和4输入与非门实现表2所示真值表的逻辑功能。先写出逻辑表达式，再画出逻辑电路图。解:（1）＆＆＆＆S2S1+5V74LS138Y1S2AS2BY2Y3Y5Y6Y0Y7S1A2A1A0ABCY4分别用8选1数据选择器和4选1数据选择器实现逻辑函数，画出逻辑图。55AD0A1D5D7D1D6D4A2A0YD2D3BC01774LS151ST解:（1）MUXMUXCBA0D1A0D0D2D3A1EY5.设计一个电路实现图3所示的逻辑功能。要求：（1）列出真值表，（2）写出函数表达式，（3）用4选1数据选择器实现电路。ABABY图3组合逻辑电路设计题5用图（1）（3）BBAD1A0D0D2D3A1EYMUX0110六、组合逻辑电路分析题1.试分析图4所示电路的逻辑功能。图4电路分析题1用图图4电路分析题1用图YABC＆＆＆＆＆＆解:（1）（2）三人表决器电路2.试分析图5所示电路的逻辑功能。图5图5电路分析题2用图≥1≥1≥1YAB解：二变量同或电路3.图6是BCD-七段显示译码/驱动器74LS48驱动一位数码管的连接方法。请问，当输入8421BCD码为时，图中发光二极管的亮灭情况如何？数码管显示的字形是什么？图6图6电路分析题3用图BCD码输入1001174LS48七段数码管BS2011kΩ×7解:a、b、c、d、g亮，e、f灭。显示“3”。4.二-十进制译码器74LS42按图7连接。请列出电路的真值表，说明电路的逻辑功能。图7电路分析题4用图图7电路分析题4用图使能输入地址码输入闲置74LS42由真值表可知，电路实现3线-8线译码器的逻辑功能。5.3线-8线译码器74LS138构成的电路如图8所示，为输入变量。试写出输出函数的最简与-或表达式，列出真值表，描述此电路的逻辑功能。图8电路分析题5用图+5V图8电路分析题5用图+5V74LS138＆（1）（2）（3）判奇电路第3章集成触发器一、填空题：1．触发器有两个稳定状态，当，时，称为0态；当，时，称为1态。2．基本RS触发器有保持、置0、置1功能；D触发器有置0和置1功能。3．JK触发器具有保持、置0、置1和翻转的功能。4．欲使JK触发器实现的功能，则输入端J应接高电平，K应接高电平。5．触发器的逻辑功能通常可用真值表、特性方程、状态转换图和工作波形图四种方法描述。6.由两个与非门组成的同步RS触发器，在正常工作时不允许输入S=R=1，即约束条件为SR=0。7.触发器按逻辑功能分为RS、JK、D、T、T′五种类型。8.欲将JK触发器转换为T触发器，只需令J=K=T，去掉JK触发器的置0和置1两种功能即可。二、选择题：1．由与非门组成的基本RS触发器，不允许输入和的变量取值组合为A。A.00B.01C.10D.112．存在空翻问题的触发器是B。A.边沿D触发器B.同步RS触发器C.主从JK触发器3．仅具有“置0”“置1”功能的触发器叫C。A.JK触发器B.RS触发器C.D触发器4．仅具有“保持”“翻转”功能的触发器叫B。A.JK触发器B.T触发器C.D触发器5．具有“置0”“置1“保持”和“计数翻转”功能的触发器叫A。A.JK触发器B.D触发器C.T触发器6．仅具有“翻转”功能的触发器叫B。A.JK触发器B.T′触发器C.D触发器7．JK触发器用做T′触发器时，控制端J、K正确接法是B。A.B.J＝K＝1C.8．D触发器用做T′触发器时，输入控制端D的正确接法是B。A.B.C.D＝19．触发器由门电路构成，但它不同于门电路的功能，主要特点是B。A.和门电路功能一样B.有记忆功能C.没有记忆功能10．TTL型触发器的直接置0端Rd、置1端Sd正确用法是C。A.都接高电平“1”B.都接低电平“0”C.逻辑符号有小圆圈时，不用时接高电平“1”，没有小圆圈时，不用时接低电平“0”11．当T触发器的T=1时，触发器具有C功能。A.保持B.禁止C.计数D.置位12．为防止空翻，应采用C结构的触发器。A.CMOSB.TTLC.主从或维持阻塞13．存在一次翻转现象的触发器是C。A.边沿JK或边沿D触发器B.同步RS触发器C.主从JK触发器14.以下触发器受输入信号直接触发的是A。A.基本RS触发器B.同步RS触发器C.JK触发器15.不能用作计数器的触发器是A。A.同步RS触发器B.边沿D触发器C.边沿JK触发器16.在CP有效时，若JK触发器的J、K端同时输入高电平，则其次态将会D。A.保持B.置0C.置1D.翻转17.存在不定状态的触发器是A。A.RS触发器B.D触发器C.JK触发器D.T触发器四、画图题1．在基本RS触发器中，已知、的波形如图1所示，试画，的波形。(初态)图1画图题1用图图1画图题1用图QQ2．在同步RS触发器中，已知R、S的波形如图2所示，试画，的波形。(初态)解：图2画图题2用图图2画图题2用图QQ3．已知D锁存器有输入波形如图3所示，试画出其Q端的波形（设触发器初态为Q=0）。图3画图题3用图图3画图题3用图CPDQ解：4．画出两种JK触发器的逻辑符号：（略）(1)CP脉冲上升沿触发有效；（2）CP脉冲下降沿触发有效。5．若JK触发器初态为0，试根据图4中CP、J、K端波形画出，的波形。图4画图题5用图图4画图题5用图上升沿触发下降沿触发QQQQ已知CP，D和T的输入波形如图5，试画出其相应的输出波形。设初态。图5画图题6用图图5画图题6用图QQ在图6（a）所示电路中，加入图6（b）所示的输入波形，试画出其Q端波形，设触发器初态为Q=0。QQ(a)IDQCI&XCPCPX(b)图6画图题7用图QD=XQ8．如图7各触发器，可设其初态为或。试分别画出各电路对应4个CP脉冲作用下的输出端的波形。CPCPIJCIIKCPIJCIIK图7画图题8用图（a）（b）（c）（d）IJCIIKCPCIIDCPCPQ（c）CPQCPQ（c）CPQ（a）CPQ=0（b）CPQ（d）9．如图8所示为两个D触发器构成的时序电路。设第0个CP即初始状态时，试画出在4个CP脉冲作用下、端的波形，列出输出组合对应输入CP脉冲顺序的真值表。QQ0Q1CPIDCIIDCI图8画图题9用图D0D0=Q1，D1=Q0CPQCPQ0Q1波形图波形图状态图状态图第4章时序逻辑电路一、填空题1.对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的输入状态，而且还取决于电路原来的状态。所以时序电路具有记忆性。2.计数器的主要用途是对脉冲进行计数，也可以用作分频和定时等。3.用n个触发器构成的二进制计数器计数容量最多可为2n-1。4.计数器按计数进位制，常用的有二进制、十进制计数器。5.用来累计和寄存输入脉冲数目的部件称为计数器。6.寄存器可分成基本寄存器和移位寄存器。7.4位移位寄存器经过4个CP脉冲后，4位数码恰好全部移入寄存器，再经过4个CP脉冲，可以得4位串行输出。8.寄存器主要用来暂时存放二进制数据或代码，是一种常用的时序逻辑部件。9.一个触发器可以构成1位二进制计数器，它有2种工作状态，若需要表示n位二进制数，则需要n个触发器。10.在计数器中，若触发器的时钟脉冲不是同一个，各触发器状态的更新有先有后，则这种计数器称为异步计数器。11.在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为同步计数器。二、选择题1.一个4位二进制加法计数器起始状态为1001，当接到4个脉冲时，触发器状态为C。A.0011B.0100C.1101D.11002.构成计数器的基本单元是C。A.与非门B.或非门C.触发器D.放大器3.某计数器在计数过程中，当计数器从111状态变为000状态时，产生进位信号，此计数器的计数长度是A。A.8B.7C.6D.34.4个触发器可以构成C位二进制计数器。A.6位B.5位C.4位D.3位5.4位二进制计数器有C计数状态。A.4个B.8个C.16个D.32个6.一位8421BCD码十进制计数器至少需要B个触发器。A.3个B.4个C.5个D.6个7.要组成六进制计数器，至少应有A个触发器。A.3个B.4个C.5个D.6个8.寄存器由C组成。A.门电路B.触发器C.触发器和具有控制作用的门电路。9.移位寄存器工作于并入－并出方式，则信息的存取与时钟脉冲CPA关。A.有B.无C.时有时无10.一个4位二进制加法计数器初始状态为0000，经过2008次CP触发后它的状态将变为C。A.0000B.0110C.1000D.100111.