城市轨道交通电工电子技术 第2版 课件 项目十一 触发器

项目十一集成触发器课题一RS触发器学习导入在前面的章节中，介绍了逻辑门电路和组合逻辑电路，这种电路的特点是，电路的输出完全由当时的输入状态决定，电路并没有记忆功能。但是在有的数字电路中，任何时刻的输出结果，不但与当时电路的输入状态有关，还与该电路前一时刻的输出状态有关系，这样的电路就称为时序逻辑电路，电路中的基本逻辑单元是触发器。因此本章将介绍可以这种存储1位二进制代码的基本单元电路——触发器。本章主要介绍几种常用触发器的逻辑功能和原理。学习目标1.知识目标：掌握触发器特点和类型。掌握基本RS触发器、同步RS触发器的逻辑功能和基本原理。掌握JK触发器、D触发器和T触发器的逻辑功能和基本原理。2.能力目标：可以根据给定的触发器电路进行分析和功能判断。可以根据给定的触发器电路写出特征方程。理论引入在数字电路中，各种信息都是用二进制这一基本信号来表示的，而触发器是存放这种信号的基本单元。由于触发器结构简单，工作可靠，在基本触发器的基础上能演变出许许多多的其他应用电路，因此被广泛运用。特别是时钟控制的触发器为同时控制多个触发器的工作状态提供了条件，它是时序电路的基础单元电路，常被用来构造信息的传输、缓冲、锁存电路及其他常用电路。理论引入1)触发器特点①触发器具有两个能够自行保持的稳定状态，分别是逻辑0和逻辑1②在适当输入信号作用下，触发器可以从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。2)触发器的类型①按触发方式分类有同步触发方式、主从触发方式及上升沿触发方式和下降沿触发方式。②按逻辑功能分类有RS触发器、D触发器、JK触发器和T触发器。③同一种触发方式又可以实现具有不同功能的触发器，同一种功能也可以用不同的触发方式来实现。

一、基本RS触发器

1. 电路结构

它由两个与非门（或者或非门）的输入和输出交叉连接而成，如图11-1所示，有两个输入端R和S（又称触发信号端）；R为复位端，当R有效时，Q变为0，故也称R为置0端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。当Q=1，Q=0；反之亦然。（a）逻辑电路

（b）（c）逻辑符号图11-1基本RS触发器

一、基本RS触发器

2.

功能描述1)当R=1,S=0时，不管触发器原来处于什么状态，其次态一定为“1”，即，故触发器处于置位状态。,触发器处于复位状态。。，破坏了触发器的正常工作，使触发器失效。2)

当R=0，S=l时，3)

当R=1，S=l时，触发器状态不变，处于保持状态，即4)

当R=0，S=0时，而且当输入条件同时消失时，触发器是“0”态还是“1”态是不定的，即Q的状态无法判定。这种情况在触发器工作时是不允许出现的。因此使用这种触发器时，禁止R=S=0出现。

一、基本RS触发器

3.真值表、状态图及特征方程1) 真值表如表11-1所示。输入输出逻辑功能RS

000X不定状态001X0100置0（复位）01101001置1（置位）10111100保持原来状态1111

2) 状态图

如图11-2所示。一、基本RS触发器

一、基本RS触发器

3)特征方程

根据表11-1画出卡诺图如图11-3所示，化简得

特征方程为：（11-1-1）（11-1-2）其中约束条件为：二、同步RS触发器

在数字系统中，一般包含不止一个触发器，因此要求各触发器要一定节拍下进行翻转动作。由此引入了时钟脉冲信号CP，使这些触发器只有在时钟信号到达时才按输入信号改变状态，这种受时钟信号控制的触发器称为时钟触发器。1．电路结构实现时钟控制的最简单方式是采用图11-4所示的同步RS触发器结构。二、同步RS触发器

2．功能描述当CP=0时，触发器不工作，控制门G3、G4处于关闭状态，此时逻辑门输出均为1，基本RS触发器处于保持状态。此时无论R、S如何变化，均不会改变G3、G4门的输出山，故对状态无影响。当CP=1时，触发器工作，其逻辑功能如下：R=0，S=1，，触发器置“1”；，触发器置“0”；，触发器状态不变；R=1，S=0,R=S=0，R=S=1，触发器失效，工作时不允许。二、同步RS触发器

3．真值表及特征方程1）真值表，如表11-2所示。

输入输出逻辑功能RS

0000保持原来状态00110101置1（置位）01111000置0（复位）1010110X不定状态、禁用111X二、同步RS触发器

2）特征方程由表11-2写出逻辑函数式为

（11-1-3）（约束条件）（11-1-4）（11-1-5）（约束条件）根据以上约束条件将逻辑函数式简化，可以得到特性方程：二、同步RS触发器

4.同步RS触发器的空翻现象在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。谢谢观赏！项目十一集成触发器课题二JK触发器、D触发器和T触发器学习导入同步RS触发器中，因为R、S输入端同时输入为1时，是禁用状态。为了避免出现这种情况，将R和S等于1时得到反转输出的这种触发器称为JK触发器。JK触发器分为主从型和边沿型两大类。下面主要介绍边沿触发器的工作原理和逻辑功能。并扩展介绍另外两种，D和T触发器。

一、JK触发器

1．电路结构

一、JK触发器2．功能描述1）当J=0，K=0时，CP脉冲上升沿到来后，触发器的状态并不翻转，即，输出保持原态不变。不论上一时刻输出如何，当CP脉冲上升沿到来后，触发器置0，即3）当J=1，K=0时，不论上一时刻输出如何，当CP脉冲上升沿到来后，触发器置1。输入均为高电平，或者J、K两端悬空不加信号时，这样每次一个CP脉冲到来，均使触发器翻转，实现了计数的功能。由上述功能分析可知，JK触发器与RS触发器相比，性能更优，它既解决了RS触发器输入同时为1时状态不定的问题，也避免了RS触发器的空翻现象。2）当J=0，K=1时，4）当J=1，K=1时，每当CP脉冲上升沿到来时，触发器就翻转一次，

一、JK触发器3．真值表及特征方程1）真值表，如表11-3所示。

表11-3JK触发器真值表输入输出逻辑功能JK

0000保持原来状态00110100置0（复位）01101001置1（置位）10111101翻转计数1110

一、JK触发器2）特征方程由表11-3可以得到特性方程：

二、D触发器

D触发器实际可以由JK触发器转化而来，下面将介绍由下降沿JK触发器组成的D触发器。1．电路结构

二、D触发器

2.功能描述1）当D=0时，=0=0。=1=1。当D=0时，和JK触发器J=0，K=1情况相同，当CP脉冲下降沿到来后，触发器置0，即2）当D=1时，当D=时1，和JK触发器J=1，K=0情况相同，当CP脉冲下降沿到来后，触发器置1，即由上述功能分析可知，D触发器将输入端D的状态作为触发器的输出状态进行记录，因此通常用于数据的存储功能。

二、D触发器

3.真值表及特征方程1）真值表，如表11-4所示。

输入输出逻辑功能D

000置010101置1112）特征方程由表11-4得到特性方程：

三、T触发器

T触发器实际也可以由JK触发器转化而来，例如，将JK触发器的JK端连在一起形成T输入端，就构成了T触发器。下面将介绍由上升沿JK触发器组成的T触发器。1．电路结构

三、T触发器

2．功能描述根据上面T触发器的逻辑图可以分析得知：1）当T=0时，=当T=0时，和JK触发器J=0，K=0情况相同，当CP脉冲到来后，触发器保持之前状态，即=2）当T=1时，=当T=1时，和JK触发器J=1，K=1情况相同，当CP脉冲到来后，触发器翻转计数，即=由上述功能分析可知，T触发器将输入端T的状态作为触发器的输出状态进行记录，因此通常用于计数和储存功能。

三、T触发器

3．真值表及特征方程1）真值表，如表11-5所示。

输入输出逻辑功能T

000保持11101计数10

三、T触发器

2）特征方程由表11-4得到特性方程：

谢谢观赏！项目十一集成触发器项目实施任务

触发器特性实验

一、任务目标1.熟悉并掌握基本RS、D、JK触发器的特性和功能测试方法。2.学会正确使用触发器集成芯片。3.了解不同逻辑功能FF相互转换的方法。任务

触发器特性实验

二、器材工具序号名称规格型号数量1双踪示波器GWGOS－62020M一台2数字万用表VC890D一块3数字电路实验箱BC－SD6一个4二输入端四与非门

74LS00一片5双JK触发器

74LS76一片6

双D触发器

74LS74一片任务

触发器特性实验

三、任务实施

图11-8基本RS触发器电路1.基本RS触发器功能测试：两个TTL与非门首尾相接构成的基本RS触发器的电路。如图11-9所示。（1）试按下面的顺序在SR端加信号：=0=0=0=1=1=0=1=1任务

触发器特性实验

观察并记录触发器的、端的状态，将结果填入下表中，并说明在上述各种输入状态下，RS执行的是什么逻辑功能？逻辑功能00110101

任务

触发器特性实验

双D型正边沿维持－阻塞型触发器74LS74的逻辑符号如图11-10所示。试按下面步骤做实验：（1）分别在、端加低电平，观察并记录、端的状态。、端为高电平，D端分别接高，低电平，图11-10D触发器符号（3）当＝＝1、CP＝0（或CP＝1），改变D端信号，（2）令用点动脉冲作为CP，观察并记录当CP为0、、1、时Q端状态的变化观察Q端的状态是否变化？任务

触发器特性实验

整理上述实验数据，将结果填入下表中。CPD01XX0

1

10XX0

1

1100

1

1110

1

110（1）X0

1

3.边沿JK触发器功能测试自拟实验步骤，测试双JK负边沿触发器74LS76芯片的功能，并将结果填入表中，按下面步骤做实验：（1）分别在、端加低电平，观察并记录端的状态。端为高电平，J、K端分别接高，低电平，用点动脉冲作为CP，观察并记录当CP端状态的变化。

、

任务

触发器特性实验（2）令为0、1、时

CPJK01XXXX

10XXXX

1