第2章可编程逻辑器件课件

第2章

可编程逻辑器件第2章可编程逻辑器件可编程逻辑器件的基本资可编程逻辑器件的编程元Altera公司的可编程逻辑2.1

可编程逻辑器件的分类

2.2

可编程逻辑器件的基本结构2.3源2.4件2.5器件第2章

可编程逻辑器件2.1可编程逻辑器件的分类2.1.1可编程逻辑器件按集成度分类

集成度是可编程逻辑器件的一项很重要的指标，如果从集成密度上分类，可分为简单可编程逻辑器件(SPLD)和高密度可编程逻

辑器件(HDPLD)。通常将PROM、PLA、PAL和GAL这四种PLD产品划归为简单可编程逻辑器件，而将CPLD和FPGA统称为高密度可编程逻辑器件，如图2-1所示。第2章

可编程逻辑器件图2-1可编程逻辑器件按集成度分类第2章

可编程逻辑器件••2.1.2可编程逻辑器件的其他分类方法

目前常用的可编程逻辑器件都是从

“与-或阵列”和“门阵列”两类基本结构发展起来的，所以又可从结构上将其分为两大类:PLD器件——基本结构为与或阵列的器件。FPGA器件——早期的基本结构为

门阵列，目前已发展到逻辑单元(包含了门、触发器等)阵列。•第2章

可编程逻辑器件PLD是最早的可编程逻辑器件，它的基本逻辑结构由与阵列和或阵列组成，能够有效地实现“积之和”形式的布尔逻辑函数。

FPGA是最近10年发展起来的另一种可编程逻

辑器件，它的基本结构类似于门阵列，能够实现一些较大规模的复杂数字系统。PLD主要通过修改具有固定内部电路的逻辑功能来编程，

FPGA主要通过改变内部连线的布线来编程。••第2章

可编程逻辑器件所有的CPLD器件和FPGA器件均采用

CMOS技术，但它们在编程工艺上有很大的区

别。如果按照编程工艺划分，可编程逻辑器件又可分为四个种类：(1)熔丝(Fuse)或反熔丝(Antifuse)编程器件。PROM器件、Xilinx公司的XC5000系列器件和Actel的FPGA器件等采用这种编程工艺。•••第2章

可编程逻辑器件U/EPROM编程器件，即紫外线擦除/电可编程器件。大多数的FPGA和CPLD用这种方式编程。E2PROM编程器件，即电擦写编程

器件。GAL器件、ispLSI器件用这种方法编程。SRAM编程器件。Xilinx公司的

FPGA是这一类器件的代表。第2章

可编程逻辑器件2.2可编程逻辑器件的基本结构•PLD器件种类较多，不同厂商生产的

PLD器件结构差别较大，不能够逐一介绍，本节选择PLD器件中一些具有代表性的结构来说明其实现的主要逻辑功能。图2-2所示为PLD器件的基本结构框图，它由输入缓冲电路、与阵列、或阵列、输出缓冲电路等四部分组成。其中“与阵列”和“或阵列”是PLD器件的主体，逻辑函数靠它们实现；第2章

可编程逻辑器件

输入缓冲电路主要用来对输入信号进行预处理，以适应各种输入情况；输出

缓冲电路主要用来对输出信号进行处理，用户可以根据需要选择各种灵活的输出方式(组合方式、时序方式等)。我们知道，任何组合逻辑函数均可化为与或式，用“与门-或门”二级电路实现，而任何时序电路又都是由组合电路加上存储元件(触发器)构成的，因而PLD的这种结构对实现数字电路具有普遍的意义。第2章

可编程逻辑器件图2-2PLD器件的基本结构框图第2章

可编程逻辑器件••2.2.1

PLD电路的表示方法及有关符号

可编程逻辑器件有一个相同的基本结构，其核心由与阵列和或阵列构成。由于阵列规模一般远大于普通电路，用传统的器件符号已不能满足

PLD原理图的需要，因此在PLD中,有关器件有其专门的表示方法。PLD缓冲器表示法为了使输入信号具有足够的驱动能力并产生原码和反码两个互补的信号，PLD的输入缓冲器和反馈缓冲器都采用互补的输出结构，如图2-3所示。图中B=A，C=/A。第2章

可编程逻辑器件图2-3

PLD输入缓冲器电路第2章

可编程逻辑器件••••2．PLD与门表示法图2-4(a)、(b)所示分别为一个四输入与门的习惯表示法和PLD表示法，图中Y=A·B·C·D若有逻辑表达式Y=A·A·B·B，则显然此时D恒为电平“0”，PLD对此有专门的简化表示法，如图2-4(c)、(d)所示。•第2章

可编程逻辑器件图2-4与门表示法••••第2章

可编程逻辑器件或门表示法图2-5所示为一个三输入或门的习惯表示法和PLD表示法，图中D=A+B+C。PLD连接的表示法图2-6所示为PLD中阵列交叉点上三种连接方式的表示法。其中，交叉处为“·”的表示纵、横两线固定连接，不能通过“编程”手段使其断开；交叉处为“×”的表示该处为可编程连接，即通过“编程”可使该处断开；交叉处无任何符号的表示纵、横不连接。第2章

可编程逻辑器件图2-5或门表示法第2章

可编程逻辑器件图2-6

PLD连接表示法第2章

可编程逻辑器件2.2.2与-或阵列

“与-或阵列”是PLD器件中最基本的结构，通过编程改变“与阵列”和“或阵列”的内部连接，就可以实现不同的逻辑功能。依据可编程的部位可将SPLD器件分为可编程只

读存储器PROM、可编程逻辑阵列PLA、可编

程阵列逻辑PAL、通用阵列逻辑GAL等4种最基本的类型，如表2-1所示。第2章

可编程逻辑器件表2-1

4种SPLD器件的区别器件名与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态••第2章

可编程逻辑器件PROM中包含一个固定连接的“与阵列”和一个可编程连接的“或阵列”，其示意图见图2-7。图中的PROM有4个输入端、16个乘积项、4个输出端。其中“·”表示固定连接点，“×”表示可编程连接点。PLA中包含一

个可编程连接的“与阵列”和一个可编程连接的“或阵列”，如图2-8所示。PAL和GAL的基本门阵列部分的结构是相同的，即“与阵列”是可编程的，“或阵列”是固定连接的。它们之间的差异除了表现在输

出结构上，还表现在PAL器件只能编程一次，

而GAL器件则可以实现再次编程，这一点使得

GAL器件更受用户的欢迎。第2章

可编程逻辑器件图2-7

PROM示意图第2章

可编程逻辑器件图2-8

PLA示意图第2章

可编程逻辑器件2.2.3宏单元•

与或阵列在PLD器件中只能实现组合电路的功能，PLD器件的时序电路功能则由包含触发器或寄存器的逻辑宏单元实现，宏单元也是PLD器件中的一个重要的基本结构。PLD器件的主要生产商Altera、Xilinx、Lattice和AMD公司等在各自的PLD产品的宏单元设计上有着各自的特点，总的来说，逻辑宏单元结构具有以下几个作用：第2章

可编程逻辑器件•(1)提供时序电路需要的寄存器或触发器。••提供多种形式的输入/输出方式。提供内部信号反馈，控制输出逻辑极性。•(4)分配控制信号，如寄存器的时钟和复位信号，三态门的输出使能信号。第2章

可编程逻辑器件2.3可编程逻辑器件的基本资源

可编程逻辑器件可以由用户编程实现特定要求的功能，主要是由于其提供了四种可编程资源，即位于芯片中央的可编程功能单元；位于芯片四周的可编程I/O引脚；分布在芯片各处的可编程布线资源和片内存储块RAM。本节以FPGA为例，对这些资源作概括介绍。第2章

可编程逻辑器件2.3.1功能单元••

可编程逻辑器件有以下三种基本的功能单元。RAM查找表在RAM查找表结构中，RAM存储器中需预先存入所要实现函数的真值表数值，输入变量作为地址，用来从RAM存储器中选择相应的数值作为逻辑函数的输出值，这样就可以实现输入变量的所有可能的逻辑函数。••••第2章

可编程逻辑器件基于多路开关的功能单元采用基于多路开关的功能单元是基于如下的考虑：只要在多路开关的输入端放置输入的变量、反变量、固定的0和1等相应的组合，两输入变量的所有函数就可以由单个2选1的多路开关来实现。固定功能单元固定功能单元提供单个固定的功能。单个固定功能有单级简单和延时短的优点，它的主要缺点是要有大量的功能单元才能实现用户设计的逻辑，而且相应功能单元的级联和布线的延时会导致整个器件性能的降低。第2章

可编程逻辑器件2.3.2输入/输出引脚

由于可编程ASIC器件的功耗通常由所用的I/O引脚决定，所以当芯片有较多的I/O引脚被利用时，必须考虑

I/O配置的潜在功耗(瞬态和静态的)及

I/O块的有效性，否则可编程ASIC芯片有可能因功耗问题被严重损坏。第2章

可编程逻辑器件•随着半导体工艺的线宽不断缩小，从器件功耗的要求出发，器件的内芯必须采用低电压。由于I/O块与内芯供电电压也可能不同，这就要求I/O块的结构能够兼容多个电压标准，既能接收外部器件的高电压输入信号，又能驱动任何高电压的器件。ASIC工艺线宽与供电电压逐年改变情况如图2-9所示，一般来说，工

艺线宽越小，对功耗的要求就越高，工作电压就必须降低。第2章

可编程逻辑器件•如工艺线宽为1.2～0.5

μm时，器件一般采用5

V电压供电；当工艺线宽为0.35

μm时，器件的供电电压为3.3

V，此时I/O块与内芯的供点电压相同；当工艺线宽为0.25

μm时，I/O块与芯片内芯的供电电压不再相同，内芯的供电电压为2.5

V，I/O块的供电电压为3.3V，并且能兼容5

V和3.3

V的器件；当工艺线宽为0.18

μm时，器件应采用1.8

V的供电电压，

I/O块要能够兼容2.5

V和3.3

V的器件。第2章

可编程逻辑器件图2-9

ASIC工艺线宽与供电电压逐年改变示意图••第2章

可编程逻辑器件1．长线和直接连线长线(Long

Line)是可编程ASIC最基本的布线资源，它是垂直或水平地贯穿于整个芯片的金属线，适用于传输距离长、偏移要求小的控制信号或时钟信号。典型的水平和垂直长线如图2-10所示，在每个布线通道有三根垂直长线夹在功能单元的两列之间，有两根水平长线夹在功能单元的两行之间。此外，在I/O块的每条边上还各有一条长线。长线与功能单元输入之间连接比较简单，与功能单元输出之间的连接则比较复杂。第2章

可编程逻辑器件图2-10水平和垂直长线第2章

可编程逻辑器件••2．结构与功能MAX

7000在结构上包括逻辑阵列块

LAB

(Logic

Array

Blocks)、宏单元

(Macrocells)、扩展乘积项(共享和并联)

(Expender

Product

Terms)、可编程连线阵列

PIA(Programmable

Interconnect

Array)和I/O控制块(I/O

Control

Blocks)。第2章

可编程逻辑器件•MAX

7000芯片在结构上包含32到256个宏单元。每16个宏单元组成一个逻辑阵列块(LAB)。每个宏单元有一个可编程的“与阵”和一个固定的“或”阵，以及一个寄存器，这个寄存器具有独立可编程的时钟、时钟使能、清除和置位等功能。为了能构成复杂的逻辑函

数，每个宏单元可使用共享扩展乘积项和高速

并行扩展乘积项，它们可向每个宏单元提供多

达32个乘积项。第2章

可编程逻辑器件图2-18

MAX

7000E和MAX

7000S的结构图•••第2章

可编程逻辑器件2．结构与功能FLEX

10K在结构