过采样sigmadelaad变换器的行为级仿真

过采样sigmadelaad变换器的行为级仿真

传统的高精度模拟数字换能器（a-d换能器）主要采用平行比较、逐步提高、斜率等技术，这需要基于设备的高精度和电路的复杂性。其模拟器件通常采用双极工艺,很难与大规模数字系统进行单片集成。而且,为了防止混叠噪声的影响,需要高性能的前端抗混叠滤波器,增加了对设计和工艺的要求。另外,大规模集成电路(VLSI)技术的发展使芯片电源电压进一步下降,模拟电路的信噪比恶化,因此传统的A/D变换器与数字电路进行单片集成存在一定困难。过采样sigmadelta(ΣΔ)调制技术采用过采样技术与ΣΔ调制器的噪声整形技术对量化噪声进行双重抑制,使基带内信噪比大大提高。由于A/D变换器的精度每增加1bit,信噪比需提高约6dB左右,因此,信噪比的提高,可使A/D变换器达到很高的精度。如信噪比为97dB即可达到16bit的精度。同时,采用过采样ΣΔ调制技术,大大缓解了对前置抗混叠滤波器的性能要求,使A/D变换器中数字电路的比例增加,模拟电路的比例减少,对模拟电路精度的要求降低,适于VLSI技术的发展,并且能以较低的成本实现高精度A/D变换。过采样ΣΔA/D变换器主要由前端ΣΔ调制器和后端数字抽取滤波器两部分组成。将重点讨论ΣΔ调制器的结构及特性,并设计了开关电容构成的调制器基本单元电路。1采样iii：a/d变换技术1.1量化噪声传播的规律所谓过采样是指以远远高于奈奎斯特(Nyquist)采样频率的频率对模拟信号进行采样。由信号采样量化理论可知,若输入信号的最小幅度大于量化器的量化阶梯Δ,并且输入信号的幅度随机分布,则量化噪声的总功率是一个常数,与采样频率fs无关,在0～fs/2的频带范围内均匀分布。因此量化噪声电平与采样频率成反比,提高采样频率,可以降低量化噪声电平,而基带是固定不变的,因而减少了基带范围内的噪声功率,提高了信噪比。图1所示为不同采样频率下量化噪声分布示意图,它清楚地显示了采样频率与噪声电平的关系。fs2远远大于fs1,其基带内的量化噪声功率小很多。1.2设备制造技术1.2.1过采样积分器变换过采样ΣΔA/D变换器的框图如图2所示。ΣΔ调制器的输入为经过前端抗混叠滤波器的模拟信号,输出为经过过采样ΣΔ调制的脉冲编码调制(PCM)数字码流。数字抽取滤波器的作用是滤除带外噪声,降低抽样频率。ΣΔ调制器的特点在于它的噪声整形特性。图3a为一阶ΣΔ调制器框图。其中b为反馈系数。为避免多比特D/A带来的非线性变换的问题,一般多采用1bit量化,其量化器是一个过零比较器,对器件特性要求不高。文中讨论的电路结构均为1bitΣΔ调制器。在输入端ΣΔ调制器对过采样时域离散信号和反馈信号之差进行积分,其输出信号再经过量化器形成1bitPCM数字信号。图3b为积分器框图,其中a表示积分器增益,d表示延时单元。积分器起到低通滤波器的作用,其Z域传输函数为H(z)=az−11−z−1.(1)Η(z)=az-11-z-1.(1)假定量化噪声为累加噪声,则图3a所示一阶ΣΔ调制器的传输函数为Y(Z)=Z−1X(Z)+(1−Z−1)E(Z).(2)Y(Ζ)=Ζ-1X(Ζ)+(1-Ζ-1)E(Ζ).(2)由式(2)可知,ΣΔ调制器对输入信号X(Z)是无失真传输,而对量化噪声E(Z)则是以一阶差分的形式进行传输,从频域来看则是高通滤波,或者说ΣΔ调制器将量化噪声从基带内搬移到基带外的更高频段,通常将这一技术称为噪声整形技术。过采样ΣΔA/D变换器正是通过对输入模拟信号在前端进行过采样及噪声整形处理,使电路输出的码流在基带内能够达到系统所要求的信噪比。1.2.2过采样率对信噪比的影响对L阶ΣΔ调制器,当输入为正弦信号时,其输出信号的最大信噪比SNR为SNRmax=10lg[3π2(2L+1)(ORπ)2L+1],(3)SΝRmax=10lg[3π2(2L+1)(ΟRπ)2L+1],(3)其中OR为过采样率,定义为过采样频率与Nyquist采样频率的比值。设过采样率为OR=2r,那么式(3)可以写为SNRmax=3.01(2L+1)r−10lg(π2L3L+1.5).(4)SΝRmax=3.01(2L+1)r-10lg(π2L3L+1.5).(4)由此可知,过采样率OR对信噪比SNR的影响。在工艺允许的范围内,每提高一倍采样频率,ΣΔ调制器输出带内信噪比就会大约提高3.01×(2L+1)dB。在过采样率一定的情况下,调制器阶数越高,其信噪比越高。采用过高的过采样率对器件工作速度要求很高,工艺实现上将受到一定的限制,因此为了提高信噪比,人们便开始在高阶ΣΔ调制器的结构上作研究。1.3高阶调制器稳定性分析二阶ΣΔ调制器由于阶数增加,其噪声整形的效果在相同采样频率的条件下,要比一阶ΣΔ调制器好,即其输出基带内信噪比较大。图4为一个二阶ΣΔ调制器的框图。图中H1(z)和H2(z)为积分器,b1和b2为反馈系数。研究表明,b2/a1>1.25时,满足稳定条件,当取a1=a2=1,b1=1,b2=2时,该二阶ΣΔ调制器的Z域传输函数可表示为Y(Z)=Z-2X(Z)+(1-Z-1)2E(Z).(5)由式(5)可看出,其对输入信号仍为全通函数,而对量化噪声为高通,且效果更明显。由于高阶ΣΔ调制器存在稳定性问题。因此往往采用一些特殊的调制器电路结构,如级联结构。一阶与二阶ΣΔ调制器结构是非常成熟的且保持绝对的稳定性,所以高阶的ΣΔ调制器可以用一阶或二阶调制器级联的方法构成。这样每一级都能保持稳定,同时也实现了高阶的噪声整形。三阶级联包括两种结构,即2-1级联(一个二阶和一个一阶调制器级联)和1-1-1级联(三个一阶调制器级联)结构。2调制器动作级仿真分析2.1tlp技术实现行为级仿真是通过C语言程序和工程计算CAD软件MATLAB工具来完成的。首先用C语言对ΣΔ调制器进行行为描述及仿真,其输出为一组时域离散采样信号值。用MATLAB对输出的数据文件进行相应的分析、计算及绘图。2.2相对输入电平不同输出带内snr的仿真结果因为一阶ΣΔ调制器噪声整形效果不理想,故采用比较高的过采样率。行为级仿真结果显示:在输入信号幅度A=0.5V,参考电压Vref=1V的条件下,取OR=256时,SNR=58.452。定义相对输入电平R为输入正弦信号的幅度与量化器的参考电平的比值(R=10lg(A/Vref)dB),在不同的相对输入电平下ΣΔ调制器的输出带内信噪比不同,一般说来相对输入电平越大,SNR越高。对图3a所示一阶ΣΔ调制器行为仿真得出的输出带内SNR与相对输入电平的关系如图5所示,其中OR=256,a=0.5,b=1,Vref=1V,A/Vref=A。由图可知,一阶ΣΔ调制器的输出带内SNR,基本上随输入电平的增加而增加,最大可达60dB左右。精度较低,显然需要更高阶的噪声整形。ΣΔ调制器的输出在其它条件不变的情况下,只与相对输入电平有关而与输入信号的幅度无关。通过表1的比较可说明这一点。因此,相对输入电平不变则SNR不变。2.3阶噪声整形图6为对图4所示二阶ΣΔ调制器仿真的频谱图。取a1=a2=0.5,b1=b2=1,OR=256。由于采用二阶噪声整形,可以看出较为明显的效果,即量化噪声的大部分能量被搬移到了高频区,处于基带以外。经过滤波,基带内剩下的量化噪声很少,SNR可达110dB以上。2.4基带宽度不适宜采用调制器对2-1级联ΣΔ调制器仿真结果显示,当OR=64时,SNR峰值就可达110dB左右,采样频率比一阶和二阶时大大降低(如果基带宽度不变,则降低了4倍),同时也可保证较高的精度。在OR=64的情况下对1-1-1结构的ΣΔ调制器进行行为仿真,其SNR的极值可以达到116dB左右。可见,这种结构的ΣΔ调制器可以达到非常高的精度,对器件工艺的要求也不高。因而,该结构的ΣΔ调制器在同阶次的调制器中性能最优。3时域分析及仿真结果图7所示为一阶ΣΔ调制器电路,其核心部分是开关电容差值积分器,它完成了对输入信号采样和对输入信号与反馈信号差值的积分的功能;1bit量化器采用电压比较器,积分器的增益a等于电容C1/C2的值;1bitΣΔ调制器的D/A可省去,采用开关控制反馈。比较器输出A以及它的反相信号B分别控制开关S5和S6,当输出为1时,S5闭合,反馈信号为+Vref,当输出为-1时,S6闭合,反馈信号为-Vref。其中ue001φ1,ue001φ2为两相不重叠时钟。对图7所示电路用PSpice进行时域分析,其中C1=0.5pF,C2=1pF,Vref=1V,运放主要参数:AVD=100,GBW=4.46GHz,Rid=1010Ω,Ro=400Ω,过采样率为128。将PSpice仿真结果数据文件输入MATLAB进行分析处理,得到其信噪比可达到68.23dB。对二阶调制器进行PSpice仿真,取a1=0.5,a2=1,b1=b2=1.25,OR=128,相对输入电平取0.7,计算其输出SNR可达98.32dB,即精度约为16bit。对三阶2-1级联结构的仿真结果显示,当OR降到64时,就可达到相应精度。PSpice电路仿真结果与C语言行为仿真结果基本一致,证明该电路结构及参数设计是符合要求的。仿真结果还表明,该电路的信噪比受运放参数中的差模增益AVD和增益带宽积GBW的影响较大,而受其它参数的影响较小。4整形阶数仿真加工分析了过采样