内科大大规模课件

第二章MOS器件结构与理论

集成电路设计者的知识要求集成电路是当今人类智慧结晶的最好载体集成电路设计是一系列理论和技术的综合。要实现这个集成，首先要对这些材料、理论、结构、技术与工艺进行全面而深入的理解。2023/11/271

理论和技术的“集大成”者集成电路具有强大无比的功能是由于重要的材料特性重大的理论发现奇特的结构构思巧妙的技术发明不倦的工艺实验。2023/11/272

第一节引言集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度，但是由于目前GaAs工艺成品率较低等原因，所以未能大量采用。2023/11/2732023/11/2741、在双极型工艺下ECL/CML：

EmitterCoupledLogic/CurrentModeLogic

射极耦合逻辑/电流型开关逻辑TTL：TransistorTransistorLogic

晶体管-晶体管逻辑：IntegratedInjectionLogic

集成注入逻辑2023/11/2752、在MOS工艺下NMOS、PMOS：MNOS：MetalNitride（氮）OxideSemiconductor(E)NMOS与(D)NMOS组成的单元CMOS:MetalGateCMOSHSCMOS：HighSpeedCMOS（硅栅CMOS）CMOS/SOS：SilicononSapphire（兰宝石上CMOS，提高抗辐射能力）VMOS：VerticalCMOS（垂直结构CMOS提高密度及避免Lutch-Up效应）2023/11/2763、GaAs集成电路GaAs这类Ⅲ-Ⅴ族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常比掺杂硅要高出6倍。GaAs是一种化合物材料，很容易将硅离子注入到GaAs中形成MESFET（MetalSemi-conductionFieldEffectTransistor）的源区与漏区，且由注入深度决定MESFET的类型。注入深度在500~1000时是增强型，而1000~2000时是耗尽型。从工艺上讲GaAs的大规模集成也比较容易实现。目前GaAs工艺存在的问题是它的工艺一致性差，使其制造成品率远远低于硅集成电路。2023/11/277集成电路制造所应用到的材料分类分类材料

电导率（S·cm-1）导体铝、金、钨、铜等金属，镍铬等合金

105半导体硅、锗、砷化镓、磷化铟、碳化镓等

10−22~10−14

绝缘体SiO2(二氧化硅)、SiON(氮氧化硅)、Si3N4(氮化硅)等

10−9~102

2023/11/278铝、金、钨、铜等金属和镍铬等合金

在集成电路工艺中的功能（1）构成低值电阻；（2）构成电容元件的极板；（3）构成电感元件的绕线；（4）构成传输线（微带线和共面波导）的导体结构；（5）与轻掺杂半导体构成肖特基结接触；（6）与重掺杂半导体构成半导体器件的电极的欧姆接触；（7）构成元器件之间的互连；（8）构成与外界焊接用的焊盘。2023/11/279绝缘体SiO2、SiON、Si3N4等硅的氧化物和氮化物在集成电路工艺中的功能（1）构成电容的介质；（2）构成MOS（金属-氧化物-半导体）器件的栅绝缘层；（3）构成元件和互连线之间的横向隔离；（4）构成工艺层面之间的垂直向隔离；（5）构成防止表面机械损伤和化学污染的钝化层。2023/11/2710

第二节MOS晶体管的工作原理

MOSFET（MetalOxideSemi-conductionFieldEffectTransistor），是构成VLSI的基本元件。简单介绍MOS晶体管的工作原理。一、半导体基础知识制作集成电路的硅、锗等都是晶体。晶体中原子按一定的距离在空间有规律的排列。硅、锗均是四价元素，原子的最外层轨道上具有四个价电子。价电子不局限于单个原子，可以转移到相邻的原子上去，这种价电子共有化运动就形成了晶体中的共价键结构。2023/11/2711本征半导体本征半导体是一种完全纯净的、结构完整的半导体晶体。在热力学温度零度和没有外界能量激发时，由于价电子受到共价键的束缚，晶体中不存在自由运动的电子，半导体是不导电的。当温度升高或受到光照等外界因素的影响时，某些共价键中的价电子获得了足够的能量，跃迁到导带，成为自由电子。同时，在共价键中留下相同数量的空穴。空穴是半导体中特有的一种粒子（带正电），与电子的电荷量相同。半导体中存在两种载流子：带＋q电荷的空穴和带－q电荷的自由电子。2023/11/2712杂质半导体在本征半导体中掺入微量的杂质原子将会得到

杂质半导体杂质半导体的导电性能相对于本征半导体发生显著改变，由此制造出人们所期望的各种性能的半导体器件根据掺入杂质性质的不同，杂质半导体可以分为

P型半导体

N型半导体2023/11/2713P型半导体本征半导体硅中掺入少量的3价元素，如硼、铝或铟等，就可以构成P型半导体。3价杂质的原子很容易接受价电子，所以称它为“受主杂质”。在P型半导体中，空穴为多数载流子，电子为少数载流子。2023/11/2714N型半导体本征半导体硅中掺入少量的5价元素，如磷、砷和锑等，就可以构成N型半导体。5价杂质的原子很容易释放出价电子，所以称它为“施主杂质”。在N型半导体中，电子为多数载流子，空穴为少数载流子。2023/11/2715半导体的特性（1）（1）掺杂特性

掺杂可明显改变半导体的电导率。如室温30℃时，在纯净锗中掺入亿分之一的杂质，电导率会增加几百倍。掺杂可控制半导体的电导率，制造出各种不同的半导体器件。（2）热敏特性

半导体受热时，其导电能力发生显著的变化。利用这种效应可制成热敏器件。另一方面热敏效应会使半导体的热稳定性下降，所以由半导体构成的电路中常采用温度补偿等措施。（3）光敏特性

光照也可改变半导体的电导率，通常称之为半导体的光电效应。利用光电效应可以制成光敏电阻、光电晶体管、光电耦合器等。2023/11/2716半导体的特性（2）（4）利用金属与掺杂的半导体材料接触，可以形成肖特基二极管和MESFET（金属-半导体场效应晶体管）与HEMT（高电子迁移率晶体管）等器件。（5）对不同区域的半导体材料进行不同类型和浓度掺杂，可以形成PN结二极管、PIN型二极管（这里I表示本征半导体）和PNP、NPN等各类结型晶体管。（6）利用金属-氧化物-半导体结构，可以形成PMOS、NMOS和CMOS场效应晶体管。2023/11/2717PN结的形成在完整的晶体上，利用掺杂方法使晶体内部形成相邻的P型半导体区和N型半导体区，在这两个区的交界面处就形成了下图所示的PN结

2023/11/2718平衡状态下的PN结P区中的空穴向N区扩散，在P区中留下带负电荷的受主杂质离子；而N区中的电子向P区扩散，在N区中留下带正电荷的施主杂质离子。

由P区扩散到N区的空穴与N区的自由电子复合。同样，由N区扩散到P区的自由电子与P区内的空穴复合。于是在紧靠接触面两边形成了数值相等、符号相反的一层很薄的空间电荷区，称为耗尽层，这就是PN结。

2023/11/2719漂移运动和扩散运动（1）在耗尽区中正负离子形成了一个内建电场ε，方向从带正电的N区指向带负电的P区。这个电场阻止扩散运动继续进行，另方面将产生漂移运动，即进入空间电荷区的空穴在内建电场ε作用下向P区漂移，自由电子向N区漂移。2023/11/2720漂移运动和扩散运动（2）漂移运动和扩散运动方向相反。在开始扩散时，内建电场较小，阻止扩散的作用较小，扩散运动大于漂移运动。随着扩散运动的继续进行，内建电场不断增加，漂移运动不断增强，扩散运动不断减弱，最后扩散运动和漂移运动达到动态平衡，空间电荷区的宽度相对稳定下来，不再扩大，一般只有零点几微米至几微米。动态平衡时，扩散电流和漂移电流大小相等、方向相反，流过PN结的总电流为零。2023/11/2721欧姆型接触半导体元器件引出电极与半导体材料的接触也是一种金属-半导体结我们希望这些结具有双向低欧姆电阻值的导电特性，也就是说，这些结应当是欧姆型接触

欧姆接触通过对接触区半导体的重掺杂来实现。理论根据是：通过对半导体材料重掺杂，使集中于半导体一侧的结（金属中有更大量的自由电子）变得如此之薄，以至于载流子可以容易地利用量子隧穿效应相对自由地传输。2023/11/2722二、半导体的表面场效应1、P型半导体2023/11/27232、表面电荷减少2023/11/27243、形成耗尽层2023/11/27254、形成反型层2023/11/2726三、PN结的单向导电性

自建电场和空间电荷2023/11/2727PN结的单向导电性2023/11/2728PN结型二极管的伏安特性2023/11/2729结型半导体二极管方程ID

二极管的电流IS

二极管的反向饱和电流,Q

电子电荷,VD二极管外加电压,

方向定义为P电极为正,N电极为负。K

波尔兹曼常数，T

绝对温度。

2023/11/2730PN结与二极管、双极型、MOS三极管的关系PN结是半导体器件的基本结构PN结存在于几乎所有种类的二极管、双极型三极管和MOS器件之中。2023/11/2731五、MOS晶体管的基本结构MOS（金属-氧化物-半导体）场效应晶体管，简称为MOS管，其核心结构是由导体、绝缘体与构成管子衬底的掺杂半导体这三层材料叠在一起形成的三明治结构这一结构的基本作用是：在半导体的表面感应出与原掺杂类型相反的载流子，形成一条导电沟道。根据形成导电沟道的载流子的类型，MOS管被分为NMOS和PMOS。2023/11/2732NMOS晶体管基本结构与电路符号2023/11/2733PMOS晶体管基本结构与电路符号2023/11/2734增强型和耗尽型MOS器件根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种器件。对于N沟MOS器件而言，将阈值电压VT＞0的器件称为增强型器件，阈值电压VT＜0的器件，称为耗尽型器件。PMOS器件和NMOS器件在结构上是一样的，只是源漏衬底的材料类型和NMOS相反，工作电压的极性也正好相反。在CMOS电路里，全部采用增强型的NMOS和PMOS。2023/11/2735六、MOS管的工作原理2023/11/2736Vgs<Vt

晶体管截止VgsVtn，设Vgs保持不变。（1）当Vds=0时，S、D之间没有电流Ids=0。（2）当Vds>0时，Ids由S流向D，Ids随Vds变化基本呈线性关系。（3）当Vds>Vgs-Vtn时，沟道上的电压降（Vgs-Vtn）基本保持不变，由于沟道电阻Rc正比于沟道长度L，而Leff=L-

L变化不大，Rc基本不变。所以，Ids=(Vgs-Vtn)/Rc不变，即电流Ids基本保持不变，出现饱和现象。（4）当Vds增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。2023/11/2737第三节MOS管的电流电压MOS器件电流-电压特性2023/11/2738一、NMOS管的I~V特性推导NMOS管的电流——电压关系式：设：Vgs>Vtn，且Vgs保持不变，则：沟道中产生感应电荷，根据电流的定义有：

其中：

2023/11/2739V=

n*Eds

n为电子迁移率（cm²/v*sec）

Eds=Vds/L沟道水平方向场强代入：V=（

n*Vds）/L

代入：

有了，关键是求Qc，需要分区讨论：2023/11/2740（1）线性区：Vgs-Vtn>Vds设：Vds沿沟道区线性分布则：沟道平均电压等于Vds/2由电磁场理论可知：Qc=Co

Cox

Eg

W

L其中：

tox

为栅氧厚度

Co为真空介电常数

Cox为二氧化硅的介电常数

W为栅的宽度

L为栅的长度2023/11/2741令：Cox=(Co

Cox)/tox

单位面积栅电容

K=Cox

n工艺因子

βn=K(W/L)导电因子则：Ids=βn[(Vgs-Vtn)-Vds/2]Vds——线性区的电压-电流方程当工艺一定时，K一定，βn与（W/L）有关。电子的平均传输时间

∝L²。2023/11/2742（2）饱和区：Vgs-Vtn<VdsVgs-Vtn不变，Vds增加的电压主要降在△L上，由于△L

L，电子移动速度主要由反型区的漂移运动决定。所以，将以Vgs-Vtn取代线性区电流公式中的Vds得到饱和区的电流—电压表达式：

2023/11/2743（3）截止区：Vgs-Vtn≤0

Ids=02023/11/2744（4）击穿区：电流突然增大，晶体管不能正常工作。

2023/11/2745MOS晶体管性能分析截止区：Ids＝0，

Vgs－VT≤0；线性区：Ids＝ ；饱和区：Ids＝ ，0＜Vgs－VT＜

Vds

。2023/11/2746二、PMOS管I~V特性电流-电压表达式：线性区：Isd=βp|Vds|(|Vgs|-|Vtp|-|Vds|/2)

饱和区：Isd=(βp/2)(|Vgs|-|Vtp|)²2023/11/2747第四节MOS管的串、并联特性晶体管的驱动能力是用其导电因子β来表示的，β值越大，其驱动能力越强。多个管子的串、并情况下，其等效导电因子应如何推导？一、两管串联：2023/11/2748设：Vt相同，工作在线性区。将上式代入（1）得：由等效管得：2023/11/2749比较（3）（4）得：同理可推出N个管子串联使用时，其等效增益因子为：2023/11/2750二、两管并联：

同理可证，N个Vt相等的管子并联使用时：2023/11/2751

第五节反相器直流特性NMOS管：Vtn>0增强型Vtn<0耗尽型

PMOS管：Vtp<0增强型Vtp>0耗尽型按负载元件：电阻负载、增强负载、耗尽负载和互补负载。按负载元件和驱动元件之间的关系：有比反相器和无比反相器。2023/11/2752（1）N沟增强：2023/11/2753(b)N沟耗尽：2023/11/2754（C）P沟增强:2023/11/2755（d）P沟耗尽:2023/11/2756一、电阻负载反相器（E/R）Vi为低时：驱动管截止，输出为高电平：Voh=VddVi=Vdd时：输出为低电平：

其中Ron为Me的导通电阻。为了使Vol足够低，要求Ron与Rl应有合适的比例。因次，E/R反相器为有比反相器。2023/11/2757二、增强型负载反相器（E/E）饱和E/E反相器Vi为低电平时：Vi为高电平时:解之得：2023/11/2758令：则：E/E非饱和负载反相器Vi为低电平时：Voh=VddVi为高电平时：2023/11/2759因为：Vol<<Vdd,Vol<<2(Vgg-Vtl)-Vdd所以：一般情况下，ke=kl

所以：2023/11/2760三、耗尽负载反相器（E/D）栅漏短接的E/D反相器：工作情况与E/E非饱和负载反相器特性相同，这里不再介绍了。2023/11/2761栅源短接的E/D反相器Vi为低电平时：

Te截止，Idsl=Idse=0,Voh=VddVi为低电平时：因为：V0为低，Te非饱和，Tl饱和，所以：2023/11/2762E/D反相器也是有比反相器2023/11/2763四、CMOS反相器Vi为低电平时：Tm截止，Tp导通，Voh=VddVi2为高电平时：Tn导通，Tp截止，Vol=02023/11/2764电流方程如下：设Vtn=-Vtp2023/11/27650≤Vi<Vtn时：n截止p线性（Vi<vtn<v0+Vtp）p管无损地将Vdd传送到输出端：V0=Vdd，如图a——b段。Vtn≤Vi<V0+Vtp时：n饱和p线性由In=-Ip得：如图b——c段2023/11/2766V0+Vtp≤Vi≤V0+Vtn时：n饱和p饱和由In=-Ip得：V0与Vi无关，称为CMOS反相器的域电压，如图c——d段。V0+Vtn<Vi≤Vdd+Vtp时：n线性p饱和由In=-Ip得：如图d——e段。2023/11/2767Vdd+Vtp<Vi≤Vdd时：n线性p截止V0=0如图e——f段。2023/11/2768CMOS反相器有以下优点：（1）传输特性理想，过渡区比较陡（2）逻辑摆幅大：Voh=Vdd,Vol=0（3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。（4）只要在状态转换为b——e段时两管才同时导通，才有电流通过，因此功耗很小。（5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反相器是Ratio-Less电路。

2023/11/2769CMOS反相器的域值电压Vth，为了有良好的噪声容限，应要求Vth=Vdd/2，如果假设：βn=βp，Vth=|Vtp|，则有：Vth=Vdd/2。所以为了满足βn=βp，就要求：为了提高电路的工作速度，一般取Lp=Ln=Lmin则：Wp/Wn=μn/μp，即p管要比n管栅宽μp/μn倍。2023/11/2770各种反相器小结：希望反相器的过渡区越陡越好，CMOS反相器最接近于理想反相器。2023/11/2771第二节各种逻辑门的实现一、与非门：2023/11/2772与非门电路的驱动能力在一个组合逻辑电路中，为了使各种组合门电路之间能够很好地匹配，各个逻辑门的驱动能力都要与标准反相器相当。即在最坏工作条件下，各个逻辑门的驱动能力要与标准反相器的特性相同。设：标准反相器的导电因子为βn=βp，逻辑门：βn1=βn2=β’nβp1=βp2=β’p2023/11/2773（1）a，b=1，1时，下拉管的等效导电因子：βeffn=β’n/2（2）a，b=0，0时，上拉管的等效导电因子：βeffp=2β’p（3）a，b=1，0或0，1时，上拉管的等效导电因子：βeffp=β’p综合以上情况，在最坏的工作情况下，即：（1）、（3），应使：

βeffp=β’p=βp

βeffn=β’n/2=βn即要求p管的沟道宽度比n管大1.25倍以上。2023/11/2774二、或非门：2023/11/2775(1)当a，b=0，0时，上拉管的等效导电因子：βeffp=β’p/2(2)当a，b=1，1时，下拉管的等效导电因子：βeffn=2β’n(3)当a，b=1，0或0，1时，下拉管的等效导电因子：βeffn=β’n综合以上情况，在最坏的工作情况下，即：（1）、（3），应使：

βeffp=β’p/2=βp

βeffn=β’n=βn

即：β’p=2β’n

所以W’p/W’n=2μn/μp≈2

2.5=5

即要求p管的宽度要比n管宽度大5倍才行。2023/11/2776三、CMOS与或非门:2023/11/2777(1)a,b,c,d=0,0,0,0时：βeffp=β’p(2)a,b,c,d=1,1,1,1时：βeffn=β’n(3)a,b,c,d有一个为1时：βeffp=2β’p/3(4)a,b,c,d=1,1,0,0或

a,b,c,d=0,0,1,1时：βeffn=β’n/2(5)a,b,c,d=0,1,0,1或

1,0,1,0或

0,1,1,0或

1,0,0,1时：βeffp=β’p/2综合以上情况，在最坏的工作情况下，即：（4）、（5），应使：

βeffp=β’p/2=βp

βeffn=β’n/2=βn

则：W’p/W’n=μn/μp≈2.52023/11/2778四、CMOS传输门（1）单管传输门

一个MOS管可以作为一个开关使用，电路中Cl是其负载电容。当Vg=0时，T截止，相当于开关断开。当Vg=1时，T导通，相当于开关合上。2023/11/2779Vi〈Vg-Vt时：输入端处于开启状态，设初始时Vo=0，则Vi刚加上时，输出端也处于开启状态，MOS管导通，沟道电流对负载电容Cl充电，至Vo=Vi。Vi≥Vg-Vt时：输入沟道被夹断，设初使Vo〈Vg-Vt，则Vi刚加上时，输出端导通，沟道电流对Cl充电，随着Vo的上升，沟道电流逐渐减小，当Vo=Vg-Vt时，输出端也夹断，MOS管截止，Vo保持Vg-Vt不变。综上所述：Vg<Vg-Vt时，MOS管无损地传输信号Vi≥Vg-Vt时，Vo=Vg-Vt信号传输有损失，为不使Vo有损失需增大Vg。2023/11/2780（2）CMOS传输门2023/11/2781为了解决NMOS管在传输时的信号损失，通常采用CMOS传输门作为开关使用。它是由一个N管和一个P管构成。工作时，NMOS管的衬底接地，PMOS管的衬底接电源，且NMOS管栅压Vgn与PMOS管的栅压Vg