FPGACPLD结构与应用教学课件

图3-1基本PLD器件的原理结构图乘积项逻辑可编程结构

一、可编程逻辑器件的发展历程70年代80年代90年代PROM和PLA器件改进的PLA器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC二、可编程逻辑器件的分类图3-2按集成度(PLD)分类比对基准:GAL22V10

可编程逻辑器件从结构上区分,可分为乘积项结构器件和查找表结构器件.可编程逻辑器件从编程工艺上划分,可分为一次性可编程器件(OTP)器件和多次性可编程器件器件.

一次性可编程器件(OTP)器件又分为熔丝型器件(如早期的PROM)和反熔丝型器件(如Actel公司的FPGA器件)

多次性可编程器件器件又分为紫外线擦除电可编程器件(EPROM),电可擦写编程器件(EEPROM),SROM查找表结构器件和Flash型器件.

3.2简单PLD原理一、电路符号表示图3-3常用逻辑门符号与现有国标符号的对照图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示图3-7PLD中或阵列的表示图3-8阵列线连接表示

二、PROM

（ProgrammableReadOnlyMemory)图3-9PROM基本结构：其逻辑函数是：图3-10PROM的逻辑阵列结构逻辑函数表示：图3-11PROM表达的PLD图阵列图3-12用PROM完成半加器逻辑阵列三、PLA

(ProgrammableLogicArray)图3-13PLA逻辑阵列示意图图3-14PLA与PROM的比较四、PAL

(ProgrammableArrayLogic)图3-15PAL结构：图3-16PAL的常用表示：图3-17一种PAL16V8的部分结构图五、GAL（GenericArrayLogic)图3-18GAL16V8的结构图GAL：

GeneralArrayLogicDevice最多有8个或项，每个或项最多有32个与项EPLDErasableProgrammableLogicDevice乘积项逻辑逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V8图3-19寄存器输出结构图3-20寄存器模式组合双向输出结构图3-21组合输出双向结构图3-22复合型组合输出结构图3-23反馈输入结构图3-24输出反馈结构图3-25简单模式输出结构3.3CPLD结构与工作原理图3-26MAX7000系列的单个宏单元结构(1)逻辑阵列块(LAB)图3-27-MAX7128S的结构(2)宏单元(3)扩展乘积项图3-28共享扩展乘积项结构图3-29并联扩展项馈送方式(4)可编程连线阵列(5)不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑。图3-30PIA信号布线到LAB的方式(6)I/O控制块图3-31-EPM7128S器件的I/O控制块3.4FPGA结构与工作原理一、查找表图3-33FPGA查找表单元内部结构图3-32FPGA查找表单元：一个N输入查找表(LUT，LookUpTable)可以实现N个输入变量的任何逻辑功能，如

N输入“与”、

N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表（LUT）实现输出查黑找盒表子输入1输入2输入3输入4什么是查找表?基于查找表的结构模块

0000010100000101输入A输入B输入C输入D

查找表输出16x1RAM查找表原理多路选择器二、FLEX10K系列器件图3-34FLEX10K内部结构连续布线和分段布线的比较连续布线=每次设计重复的可预测性和高性能连续布线(Altera

基于查找表（LUT）的FPGA)FLEX10K系列FPGA结构图1、逻辑单元LE图3-35LE(LC)结构图图3-36进位链连通LAB中的所有LE快速加法器,比较器和计数器图3-37两种不同的级联方式2、逻辑阵列LAB----是由一系列的相邻LE构成的图3-38-FLEX10KLAB的结构图3、快速通道(FastTrack)—-是一系列水平和垂直走向的连续式布线通道4、I/O单元与专用输入端口图3-39IO单元结构图5、嵌入式阵列块EAB----是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。图3-40用EAB构成不同结构的RAM和ROM输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1

数据宽度8,4,2,1地址宽度8,9,10,11写使能输入时钟三、FPGA/CPLD生产商

LATTICEVANTIS（AMD）ispLSI系列：1K、2K、3K、5K、8KispLSI1016、ispLSI2032、ispLSI1032E、ispLSI3256AMACH系列ispPAC系列：

其他PLD公司：ACTEL公司：ACT1/2/3、40MXATMEL公司：ATF1500AS系列、40MXCYPRESS公司QUIKLOGIC公司

CPLDSOMUCHIC！FPGACPLDALTERA

FPGA：FLEX系列：10K、10A、10KE，EPF10K30E

APEX系列：20K、20KEEP20K200E

ACEX系列：1K系列EP1K30、EP1K100

STRATIX系列：EP1系列EP1S30、EP1S120

CYCLONE系列：EP1C20EXCALIBUR系列：CPLD：MAX7000/S/A/B系列：EPM7128SMAX9000/A系列

MAX3000系列3.5FPGA/CPLD测试技术一、内部逻辑测试（可测性设计——如在ASIC设计中的扫描寄存器）二、JTAG（JointTestActionGroup---联合测试行动组）边界扫描测试图3-41边界扫描电路结构表3-1边界扫描IO引脚功能图3-42边界扫描数据移位方式图3-43JTAGBST系统内部结构图3-44JTAGBST系统与与FLEX器件关联结构图图3-45JTAGBST选择命令模式时序TAP控制器的命令模式有：SAMPLE／PRELOAD指令模式EXTEST指令模式BYPASS指令模式IDCODE指令模式USERCODE指令模式3.6FPGA/CPLD产品概述一、Lattice公司CPLD器件系列1.ispLSI器件系列ispLSI1000E系列ispLSI2000E/2000VL/200VE系列ispLSI5000V系列ispLSI8000/8000V系列2.

ispLSI器件的结构与特点:采用UltraMOS工艺。系统可编程功能。边界扫描测试功能。加密功能。短路保护功能。二、Xilinx公司的FPGA和CPLD器件系列1.VirtexE系列FPGA2.SpartanⅡ器件系列3.XC9500系列CPLD4.XilinxFPGA配置器件SPROM5.Xilinx的IP核三、Altera公司FPGA和CPLD器件系列StratixII

系列FPGA2.Stratix

系列FPGA3.ACEX系列FPGA4.FLEX系列FPGA5.MAX系列CPLD6、Cyclone系列FPGA（低成本FPGA）7、CycloneII系列FPGA8.Altera宏功能块及IP核表3-2AlteraFPGA常用配置器件3.7CPLD和FPGA的编程与配置一、编程图3-4610芯下载口表3-3图3-46接口各引脚信号名称

CPLD的编程方案PC机JTAG编程端口CPLDPC机isp编程端口CPLD编程适配电路编程适配电路JTAG编程信号：TCK、TDO、TMS、TDIISP功能提高设计和应用的灵活性减少对器件的触摸和损伤不计较器件的封装形式允许一般的存储样机制造方便支持生产和测试流程中的修改允许现场硬件升级迅速方便地提升功能未编程前先焊接安装系统内编程--ISP在系统现场重编程修改此接口既可作编程下载口，也可作JTAG接口ALTERA的ByteBlaster（MV）下载接口FPGA的3种常用的标准下载配置模式1、PassiveSerialMode3、JTAGMode2、ActiveSerialModeCPLD的JTAG方式编程图3-47CPLD编程下载连接图TCK、TDO、TMS、TDI为CPLD的JTAG口对CPLD编程图3-48多CPLD芯片ISP编程连接方式CPLD的ISP方式编程二、使用PC并行口配置FPGA图3-49FLEX10KPS模式配置时序

图3-50多FPGA芯片配置电路

FLEX、ACEX、APEX等系列

FPGA器件配置连线图主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件插座图3-51FPGA使用EPC配置器件的配置时序

三、用专用配置器件配置FPGA图3-52FPGA的配置电路原理图OTP配置器件：EPC1441、EPC1、EPC1213等

方案2:PS端口OTP专用器件配置缺点：1、芯片价格高。2、只能