《微机原理与接口技术》

西安交通大学网络教育学院西安交通大学网络教育学院《微机原理与接口技术》习题答案一、单项选择题1、80486CPU进展算术和规律运算时，可处理的信息的长度为( D A、32位 B、16位 C、8位 D、都可以2、在下面关于微处理器的表达中，错误的选项是(C )。BCPU1DCPU3、假设用MB作为PC机主存容量的计量单位，1MB等于(B )字节。A、210个字节 B、220个字节 C、230个字节 D、240个字节4、运算器在执行两个用补码表示的整数加法时，推断其是否溢出的规章为(D A、两个整数相加，假设最高位〔符号位〕有进位，则肯定发生溢出0，则肯定发生溢出1，则肯定发生溢出同号的整数相加，假设结果的符号位与加数的符号位相反，则肯定发生溢出5、运算器的主要功能是(C )。A、算术运算B、规律运算C、算术运算与规律运算D、函数运算ADDCX，55H[BP]的源操作数的寻址方式是(D)。A、存放器寻址 B、直接寻址 C、存放器间接寻址 D、存放器相对寻址在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=(A)A、113AH B、114AH C、1144H D、1140HSI=0053H，BP=0054H，SUBSI，BPC)。A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=19、(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，MOVBX，[BP]执行后，(BX)=(D)。A、0102H B、0201H C、245AH D、5A24H1080486CPU(A)打算。A、CS，IP B、DS，IP C、SS，IP D、ES，IP1180486VALDB2DUP(1，2，3DUP(3)，2DUP(1，0))则VALD)。A、1，2，3，3，2，1，0，1，2，3 1，2，3，3，3，3，2，1，0，1C、2，1，2，3，3，2，1，0 1，2，3，3，3，1，0，1，0，112、以下四条指令都可用来使累加器清“0“，但其中不能清“进位“位的是(C)。A、XORAL，AL B、ANDAL，0 C、MOVAL，0 D、SUBAL，AL依次执行ADDAX，BX指令和DAA指令后，(AL)=(C)。A、0FBH B、01H C、61H D、0BH14、以下能使CF标志置1的指令是(C)。A、CMC B、CLC C、STC 15、MOVAX，[BP+SI]隐含使用的段存放器是(D)。A、CS B、DS C、ES D、SS16、计算机工作中只读不写的存储器是( B )。A、DRAM B、ROM C、SRAM 17、下面关于主存储器〔也称为内存)的表达中，不正确的选项是( B )。B、存储器的读、写操作，一次仅读出或写入一个字节C、字节是主存储器中信息的根本编址单位D、从程序设计的角度来看，cache〔高速缓存〕也是主存储器18、CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( B 期。A、指令 B、总线 C、时钟 D、读写19、存取周期是指( D)。A、存储器的写入时间B、存储器的读出时间C、存储器进展连续写操作允许的最短时间间隔许的最短时间3间隔20、下面的说法中，( C )是正确的。A、EPROM是不能改写的D、EPROM21、主存和CPU之间增加高速缓存的目的是( A )。A、解决CPU和主存间的速度匹配问题 B、扩大主存容量C、既扩大主存容量，又提高存取速度 22、承受虚拟存储器的目的是( C )。A、提高主存速度 大外存的容量C、扩大内存的寻址空间 高外存的速度23、某数据段位于以70000起始的存储区，假设该段的长度为64KB，其末地址是( C A、70FFFH B、80000H C、7FFFFH D、8FFFFH24、微机系统中的存储器可分为四级，其中存储容量最大的是( D A、内存 B、内部存放器 C、高速缓冲存储器 D、外存25、下面的说法中，( B )是正确的。A、指令周期等于机器周期 B、指令周期大于机器周期C、指令周期小于机器周期 周期是机器周期的两倍26、按与存储器的关系，I/O端口的编址方式分为〔C 。A、线性和非线性编址 B、集中与分散编址C、统一和独立编址 D、重叠与非重叠编址27、在中断传送方式下，主机与外部设备间的数据传送通路是〔A。A、数据总线DB B、专用数据通路 C、地址总线AB 28、状态信息是通过〔A〕总线进展传送的。A、数据 B、地址 C、掌握 D、外部29、以下总线中，属于局部总线的是〔D A、ISA B、EISA C、MCA D、PCI30、利用程序查询方式传送数据时，CPU必需读〔 A〕以推断是否传送数据。A、外设的状态 B、DMA的恳求信号 C、数据输入信息 设中断恳求31、CPU与外设间数据传送的掌握方式有( D )。A、中断方式 B、DMA方式 C、程序掌握方式 上三种都是32、CPU与I∕O设备间传送的信号有( D )。A、数据信息 B、掌握信息 C、状态信息 上三种都是33、在中断方式下，外设数据输入到内存的路径是(D )。A、外设→数据总线→内存 B、外设→数据总线→CPU→内存C、外设→CPU→DMAC→内存 34、CPU响应中断恳求和响应DMA恳求的本质区分是( D )。A、中断响应靠软件实现 (B)速度慢 (C)掌握简洁总线，而响应DMA恳求时，CPU要让出总线35、将微处理器、内存储器及I/O接口连接起来的总线是〔 C 〕。A、片总线 B、外总线 C、系统总线 D、局部总线36、在以下指令中，能使PC机CPU对I/O端口进展读写访问的是〔C A、中断指令 B、串操作指令 C、输入输出指令 D、传送指令37、以下几种芯片是PC机的常用芯片，它们之中可接收总线掌握数据传送的是〔D A、定时器/计数器芯片 B、串行接口芯片C、并行接口芯片 D、DMA掌握器芯片38以下几种芯片是PC机的常用I/O接口芯片它们之中可接收总线掌握数据传送的〔 B A、8253A B、8237A C、8259A D、8255A39、在以下指令中,能使PC机CPU对I/O端口进展读写访问的是〔C 〕。A、中断指令 B、串操作指令 C、输入/输出指令 送指令40、将微处理器、内存储及I/O接口连接起来的总线是〔 C 〕。A、片总线 B、外总线 C、系统总线 部总线41、支持无条件传送方式的接口电路中，至少应包含( D )。A、数据端口，掌握端口 B、状态端口 C、掌握端口 据端口42、CPU与慢速的外设进展数据传送时，承受(B )方式可提高CPU的效率。A、查询 B、中断 C、DMA D、无条件传送43、当承受(A 作状况时，除非计算机等待，否则无法传送数据给计算机。A、程序查询方式 B、中断方式 C、DMA方式 D、IOP处理机方式44、微机中地址总线的作用是(C )。A、用于选择存储单元 用于选择进展信息传输的设备C、用于指定存储单元和I/O设备接口电路的选择地址 D、用于确定操作对象45、计算机使用总线构造便于增减外设，同时(C )。A、削减了信息的传输量 B提高了信息的传输量C、削减了信息传输线的条数 D、增加了信息传输线的条数46、假设AL=3BH，AH=7DH，则AL和AH中的内容相加后，标志CF、SF和OF的状态分别是〔A A、0、1、1 B、1、1、1 C、0、0、0 D、1、1、047、假设AL=3BH，AH=7DH，则AL和AH中的内容相减后，标志CF、AF和PF的状态分别是〔 B A、0、0、1 B、1、1、1 C、0、1、0 D、1、0、048、以下有关指令指针存放器的说法中，哪一个是正确的〔 B A、IP存放当前正在执行的指令在代码段中的偏移地址C、IPD、IP49、最小模式时，当M/----为低电寻常，表示CPU正在对〔 B 〕进展访问A、存储器 B、I/O端口 C、外部存储器 D、EPROM50、下面有关MN/--------的表达正确的选项是〔 C 〕CPUCPU工作在最大模式CPUCPU工作在最大模式CPUCPU工作在最大模式CPUCPU工作在最大模式51、某CPU的主频为250MHZ，则它的时钟周期为〔 D A、250ns B、50ns C、40ns D、4ns52、假设访问存储器时使用BP寻址，则默认的段存放器是〔 D A、CS B、ES C、DS D、SS53、某单元在数据段中，DS=1000H，偏移地址为1200H，则它的物理地址为〔B A、10000H B、11200H C、12100H D、13000H54、某系统中，SS=2360H，SP=0800H，假设将20H个字节的数据入栈，则SP的内容为〔D A、0780H B、0820H C、23E20H D、07E0H经过一段时间后，SP的内容变为0700H，则堆栈中有多少个字的数据〔A 〕A、80H B、50H C、100 D、100H56、在以下伪指令中定义字变量的是(B)。A、DD B、DW C、DQ D、DT57ALC)。A、ADDAL，01H B、ORAL，0FEH C、ANDAL，0FEH D、XORAL，0FEH58、转变(C)存放器的值，可转变堆栈中栈顶元素的位置。A、BP B、IP C、SP D、BX59、加减类运算指令对标志位的状态(A)。A、有影响 B、局部影响 C、无影响 D、任意21H指令可在屏幕上显示一组字符。A、01H B、02H C、09H D、0AH元的内容是(D)。A、6H B、14H C、5H D、16H则该数据段的段基址是(D)。A、68000H B、7FFFFH C、6000H D、6800H63、SP〔A〕。A、栈顶元素的有效地址 条要执行指令的地址C、下一条要取的指令的地址 D、栈底元素的有效地址64、在数据传送指令执行过程中，不能直接与马上数进展传送的是〔B〕。A、通用存放器 B、段存放器 C、存储器 用存放器和存储器65、转移类指令对标志位的状态〔C〕。A、有影响 B、局部影响 C、无影响 66、欲从存储单元取某操作数，可承受〔D〕。A、存放器寻址、存放器间接寻址 B、马上寻址、直接寻址C、马上寻址、存放器间接寻址 器间接寻址、直接寻址67、在指令MOVAX，0执行后，CPU状态标志位ZF的取值〔D〕。A、为0 B、为1 C、不确定 D、不转变ADDAL，BLOF、SF、CF、ZF为〔B〕。A)、1、0、1、1 B、1、1、0、0 C、0、0、1、1 0、1、0、169、以下指令中，错误的选项是〔C〕。A、MOVBX，OFFSETBUF B、LEASI，BUFC、LEADI，OFFSETBUF D、MOVBP，SEGBUF70、输入/输出指令对标志位的状态〔C〕。A、有影响 B、局部影响 C、无影响 D、任意71、用3片8259A级联，最多可治理的中断数是( B A、24级 B、22级 C、23级 D、21级72、CPU响应INTR和NMI中断时，一样的必要条件是( A )。A、当前指令执行完毕 B、允许中断 C、当前访问内存完毕 总线空闲73、通常，中断效劳程序中的一条STI指令目的是( B )。A、允许低一级中断产生 放全部可屏蔽中断C、允许同级中断产生 D允许高一级中断产生74、特别屏蔽方式要解决的主要问题是( C )。A、屏蔽全部中断 B、设置最低优先级 C、开放低级中断 应同级中断75、对可编程接口芯片进展读/写操作的必要条件是〔 D 〕.A、RD=0 B、WR=0 C、RD=0或WR=0 D、CS=076、用两只中断掌握器8259A级联后，CPU的可屏蔽硬中断可扩大到〔 D A、64级 B、32级 C、16级 D、15级77、在PC机中，启动硬中断效劳程序执行的是〔B 〕。A、主程序中安排的中断指令 掌握器发出的中断恳求信号C、主程序中安排的转移指令 D、主程序中安排的调用指令假设有多个中断恳求同时发生系统将依据它们的优先级凹凸，响应优先级最高的中断恳求，假设要调整响应挨次,则应使用〔 C 〕。A、中断嵌套 B、中断响应 C、中断屏蔽 D、中断向量A、中断恳求 B、中断响应 C、中断嵌套 D、中断屏蔽80、8086/8088CPU承受〔 B〕方式，保证在有多个中断源的中断系统中，确定一个中断源并转入相应的中断效劳程序。A、中断向量 B、向量中断 C、优先排队 行工作81、运算器由很多部件组成，其核心局部是( B )。A、数据总线 B、算术规律单元 C、累加器 路开关82、在一般的微处理器中，( D )包含在CPU中。A、内存 B、输入/输出单元 C、磁盘驱动器 术规律单元83、80486CPU的标志存放器中，OF标志表示运算结果的( C )状况。A、进/借位 B、符号 C、溢出 D、关心进位则该数据段的段基址为〔D〕。A、38000H B、47FFFH C、3000H D、3800H85、程序设计中所使用的地址是〔A 〕。A、规律地址 B、有效地址 C、物理地址 D、段基址86、80X86执行程序时，对存储器进展访问时，物理地址可由〔B 产生。A、SS和IP B、CS和IP C、DS和IP D、CS和BP87、某处理器与内存进展数据交换的外部数据总线为32位，它属于〔C〕。A、8位处理器 B、16位处理器 C、32位处理器 88、在堆栈操作中，隐含使用的通用存放器是〔D〕。A、AX B、BX C、SI D、SP89、主要打算微机性能的是〔A 〕A、CPU B、耗电量 C、质量 格90、十进制负数–38的八位二进制补码是〔B 〕A、01011011B B、11011010B C、11011011B D、01011010BAL=7FHAL=80H，应使用以下哪一条指令(D)。A、ANDAL，80H B、ORAL，80H C、XORAL，80H D、NOTAL之前必需将结果存放于(C)中。A、AX B、AH C、AL D、BL93、以下指令执行后影响标志位的是(C)。A、MOV B、PUSH C、ADD 94、唯一能对应存储单元的地址是(A)。A、物理地址 B、端口地址 C、有效地址 地址95、计算机能直接执行的语言是(A)。A、机器语言 B、汇编语言 C、高级语言 序设计语言96、需承受先进后出原则操作的存储区是(D)。A、存放器组 B、地址缓冲器 C、数据存放器 栈区97、存放器SP用于对(B)的操作。A、空闲单元 B、堆栈单元 C、数据单元 D、指令单元LEASI，[BX]指令后，SI存放器的内容是(C)。A、1234H B、3412H C、1000H D、0010H行NEGAL指令后，CF和OF标志位的状态分别为(C)。A、0和0 B、0和1 C、1和0 D、1和1MOVBX，AX;MOVCL，3;SALAX，CL;SUBAX，BX()。A、RORAX，1 B、SALAX，1 C、SARAX，1 D、DIVAX，2101、计算机的主内存有3K字节，则内存地址存放器需( C 足够。A、10 B、11 C、12 D、13102、假设256KB的SRAM具有8条数据线，那么它具有( B 线。A、10 B、18 C、20 D、32103、可以直接存取1M字节内存的微处理器，其地址线需( C A、8 B、16 C、20 D、24104、规格为4096×8的存储芯片4片，组成的存储体容量为( C A、4KB B、8KB C、16KB D、32KB1051670A0：DDF6H，则该数据区末字单元的物理地址为〔 B 〕。A、14E96H B、7E814H C、7E7F6H D、7E816H64M字节的内存空间，其CPU的地址总线至少应有(D)条。A、20 B、30 C、16 D、26107、对于地址总线为32位的微处理器来说，其直接寻址范围可达〔D A、64MB B、256MB C、512MB D、4GB108、通常高速缓存是由快速( A )组成。A、SRAM B、DRAM C、EEPROM D、Flash109、CPU在执行指令的过程中，每完成一次对存储器或I/O端口的访问过程，称为〔B A、时钟周期 B、总线周期 C、总线读周期 D、总线写周期110、某CPU有32条地址线，与之相连的一个I/O芯片的口地址为210H～21FH，则该I/O芯片的片选信号至少应由〔D 〕条地址线译码后产生。A、16 B、10 C、4 D、6111、设某一个单元的物理地址是54321H，则正确的规律地址表示为〔C 〕A、4321H：50000H B、54320H：1H C、5430H：0021H D、5432H：00001H112、假设一个程序在执行前CS=1000H，IP=2022H，该程序的起始地址是〔B A、3000H B、12022H C、21000H D、1000H113、假设一个堆栈从地址1250H：0100H开头，SP=0050，则SS的段地址是〔B A、12600H B、1260H C、1265H D、125BH114、假设[X]补=11101011B，[Y]补=01001010B，则[X–Y]补=〔 A A、10100001B B、11011111B C、10100000B D、溢出115、以下描述正确的选项是〔B〕。A、汇编语言仅由指令性语句组成B、汇编语言包括指令性语句和伪指令语句C、指令性语句和伪指令语句的格式是完全一样的116、以下指令中不属于规律运算指令的是〔B〕。A、XORB、CWDC、NOTD、OR则执行指令SHLDX，CL后，DX的值为〔D〕。A、005CH B、0017H C、1700H D、05C8H118、以下指令中不会转变指令指针存放器内容的是〔A〕。A、MOV B、JMP C、CALL D、RET119ENDP〔B〕。A、宏定义完毕B、过程定义完毕C、段定义完毕D、过程运行完毕9〔AH=9〕功能，显示一个字符串，其入口参数应为〔A〕。A、DS：DX=字符串首地址B、DS：DX=字符串末地址C、CS：DX=字符串首地址D、CS：DX=字符串末地址121、PC机中，确定硬中断的效劳程序入口地址的是〔C A、主程序中的调用指令 B、主程序中的转移指令C、中断掌握器发出的类型码 D、中断掌握器中的中断效劳存放器122、8086/8088CPU的引脚中，接有硬中断信号的引脚有〔 C A、15个 B、8个 C、2个 D、1个优先级为IR5，假设要使该中断在下一循环中变为最低优先级，则OCW2应设为( C )。A、11100000 B、10100101 C、10100000 D、01100101124、欲读取8259A的IMR内容，可( D )。A、先向8259A写入OCW3。然后读8259A的奇地址 B、直接读8259A的偶地址C、先向8259A写入OCW3。然后读8259A的偶地址 125、80486CPU响应中断时，自动压入堆栈的信息是( D )。、AX，BX，CX，DX的内容 B、AX，CX的内容、CS，IP，SP的内容 标志存放器的内容126、实模式下，80486治理的内存空间中，地址为00000H～003FFH中存放着( D )A、用户程序代码 B、BIOS代码 C、DOS系统代码 D、中断向量表127、设某中断效劳程序在中断向量表的地址为:0:70H，则该中断的中断类型码应是(D A、35H B、18H C、1BH D、1CH128、以下引起CPU程序中断的四种状况中，( C 由硬件供给中断类型码。A、INTO B、NMI C、INTR D、INTn129实模式下对于80486微机系统其中断类型码为18H的中断向量从内存中物理地址为( D 开头存放，共占( )个字节。A、00072H，4 B、00048H，2 C、00030H，2 D、00060H，4循环方式下，当前IR3上的中断恳求已执行并返回，则8个中断源中优先级最高的是( A )。A、IR4 B、IR2 C、IR3 D、IR0131、8259A应用中，需对IR5，IR3进展屏蔽，操作命令字OCW1应写入( B A、D7H B、28H C、53H D、35H132、中断向量可以供给( C )。A、被选中设备的起始地址 数据的起始地址C、中断效劳程序入口地址 D、主程序的断点地址133、非屏蔽中断的中断类型号是( B A、1 B、2 C、3 D、4134、通常状况下，一个外中断效劳程序的第一条指令是STI，其目的是(C A、开放全部屏蔽中断 B、允许低一级中断产生C、允许高一级中断产生 D、允许同一级中断产生135、执行返回指令，退出中断效劳程序，这时返回地址来自( C )。A、ROM区 B、程序计数器 C、堆栈区 136、实模式下，NMI中断的中断矢量在中断矢量表中的位置是( C )。A、由DOS自动安排 B、由程序指定C、固定在已0008H开头的2个字单元中 在中断矢量表表首137、4片8259级联工作，可治理的外部中断源的级数为( D )。A、4 B、32 C、28 D、29一个中断恳求，在中断效劳程序完毕处应( C )。A、执行IRET指令 B、执行POP指令 C、发送EOI命令 D、发送OCW3命令13980486CPU工作在实模式下执行指令INT30H时中断效劳程序的入口地址存放在以( C 开头的两个字节单元中。A、00120H B、00090H C、000C0H D、00060H140、以下说法中，错误的选项是( C )。A、8259AEOIOCW2CPC/XT8259A。向量在中断向量表中是连续存放的。141、微机中掌握总线供给( D )。A、来自I/O设备和存储器的响应信号 号和掌握信号C、存储器和I/O设备的地址码 D、上述(B)(A)142、占用CPU时间最长的数据传送方式是( C A、DMA B、中断 C、查询 D、无条件、在微型计算机中将各个主要组成部件连接起来，组成一个可扩大根本系统的总线称之为( D )。A、外部总线 B、内部总线 C、局部总线 统总线144、现行PC机中，I/O口常用的I/O地址范围是( D )。A、0000H～FFFFH B、0000H～7FFFH C、0000H～3FFFH D、0000H～03FFH145、PC机执行输出指令OUT时，向相应的I/O接口芯片产生的有效掌握信号是( C A、AEN B、IOR C、IOW D、ALE、当M/IO=0，W/R=0时，80486CPU完成的操作为( B A、存储器读 B、I/O读 C、存储器写 D、I/O写147、以80486CPU构成的PC机，其系统总线至少应承受〔C 〕。A、EISA总线 B、S—100总线 C、ISA总线 148、通常一个外设的状态信息在状态端口内占有〔A 〕位。A、1 B、2 C、4 D、8149、按与存储器的关系，I/O端口的编址方式分为〔C A、线性和非线性编址 B、集中与分散编址C、统一和独立编址 D、重叠与非重叠编址150、在中断传送方式下，主机与外部设备间的数据传送通路是〔A 〕。A、数据总线DB B、专用数据通路 C、地址总线AB 151、状态信息是通过〔A 〕总线进展传送的。A、数据 B、地址 C、掌握 152、以下总线中，属于局部总线的是〔D 〕。A、ISA B、EISA C、MCA D、PCI153、利用程序查询方式传送数据时，CPU必需读〔 A 是否传送数据。A、外设的状态 B、DMA的恳求信号 C、数据输入信息 D、外设中断恳求154、假设8259A工作在自动循环方式下，当前IR1上的中断恳求已执行并返回，则8个中断源中优先级最高的是〔A 〕。A、IR2 B、IR0 C、IR7 D、IR5155、要屏蔽某外部中断，可通过转变8259A〔 B〕的内容实现。A、IRR B、IMR C、ISR D、PR的内容，必需先写〔D〕命令字。A、ICW1 B、OCW2 C、ICW2 D、OCW3157、80X86系统中硬件中断效劳程序的入口地址可由〔C 。A、主程序中的调用指令 B、主程序中的转移指令158、80486CPU有〔C 接收外部中断恳求信号。A、15个 B、8个 C、2个 D、1个159、中断掌握器8259A承受级连方式时最多可治理〔A 源。A、64个 B、32个 C、16个 D、15个160、在以下各种中断中，需由外部电路供给中断类型号的是〔D A、INTO B、INTn C、NMI D、INTR161、台微型计算机的型号是奔四800，则其中800的含义是〔D A、CPU中有800个存放器 B、CPU中有800个运算器C、该微机的内存为800MB D、时钟频率为800MHZ162、算机内部，一切信息的存取，处理和传送都是以〔D 〕形式进展。A、EBCDIC码 B、ASCII码 C、十六进制编码 进制编码163、位PC机中整数的有效范围是〔 D 〕A、-32768―32767 B、-32767―32767C、0―65535 D、-32768―32767或0―65535164、C 〕表示中，二进制数11111111B表示十进制数–1A、原码 B、反码 C、补码 D、BCD码165、位的二进制数的补码形式表示一个带符号数，它能表示的整数范围是〔D A、-127—+127 B、-128—+128 C、-127—+128 D、-128—+127166、机中运算器和掌握器合称为〔 A 〕A、CPU B、ALU C、主机 D、ENIAC167、位的个人计算机，一个字节〔Byte〕由〔 B 组成。A、4 B、8 C、16 D、32阶符阶码阶符阶码尾符尾码1511100码基数为2，尾数以规格化数表示〕用补码表示时，-123.625的表示形式为( A )。A、0111100001000110 B、0111111111011010C、0111100001000101 D、1000000001000110169、能上，8086的CPU由〔 C 〕两局部组成。A、SP、ALU B、掌握器、FLAGS C、EU、BIU 、ALU170、存器FLAGS中存放两类标志，即〔 B 〕。A、符号标志、溢出标志 标志、状态标志C、方向标志、进位标志 D、零标志、奇偶标志171、在保护模式下，代码段的段基址存在于(D)中。A、段选择符 B、指令指针存放器 C、段存放器 描述符172、查表指令XLAT规定，待查表的首址应存入(D)中。A、BP B、SI C、DI D、BX173、取的某一条指令的偏移地址由(D)供给。A、SI B、BP C、SP D、IP174、存放器间接寻址方式中，操作数在(C)中。A、通用存放器B、堆栈C、主存单元D、段存放器175A)。C、两者都是取操作数176、JMPWORDPTR[DI]是(A)。A、段内间接转移 B、段间间接转移 C、段内直接转移 间直接转移、INC指令不影响(B)标志。A、OF B、CF C、SF D、ZF178SHL用于(C)。A、带符号数乘2 B、带符号数除2 C、无符号数乘2 179、算术移位指令SAR用于(B)。A、带符号数乘2 B、带符号数除2 C、无符号数乘2 180、以下指令中，有语法错误的选项是(D)。A、MOV[SI]，AX B、INAL，DXC、XORAX，1234H D、OUT210H，AL181、承受高速缓存Cache的目的是(B )。A、提高总线速度 B、提高主存速度 C、使CPU全速运行 大寻址空间182、堆栈的工作方式是(D )。A、先进先出 B、随机读写 C、只能读出，不能写入 进先出183、EPROM是指( D )。A、随机读写存储器 B、可编程只读存储器C、只读存储器 D、可擦除可编程只读存储器184、连续启动两次独立的存储器操作之间的最小间隔叫〔A 〕。A、存取时间 B、读周期 C、写周期 取周期185、对存储器访问时，地址线有效和数据线有效的时间关系应当是〔 C A、数据线较先有效 B、二者同时有效C、地址线较先有效 高电平186、微机的内存器可用〔A 〕构成。A、RAM和ROM B、硬盘 C、软盘 D、光盘187、和外存储器相比，内存储器的特点是〔 C 〕。A、容量大、速度快、本钱低 大、速度慢、本钱高C、容量小、速度快、本钱高 小、速度快、本钱低188、假设内存容量为64KB，则访问内存所需地址线( A A、16 B、20 C、18 D、19片〔8K×8位〕组成128KB的存储器系统，需要〔A〕片6264芯片。A、16 B、24 C、32 D、64190、假设内存容量为64KB，则访问内存所需地址线( A A、16 B、20 C、18 D、19二、推断题1、80486的规律段不允许有段的重叠和穿插。 〔F〕2、在80486的32位标志存放器中，其每一位都有肯定的含义。 〔F〕320A0H:0F6H21B60H。〔F〕4、SP的内容可以不指向堆栈的栈顶。 〔F〕5、存放器寻址其运算速度较低。 〔F〕MOVAX，[BX]的源操作数是存放器寻址方式。(F)7、对堆栈区的操作必需遵循先进先出的原则。(F)8CFF)9AND，OR，XORNOT，只能用于数字表达式。(T)10、不能给段存放器赋马上数。(T)11、OFT)12、无条件转移指令只能用于段内直接转移。(F)、MOVAX，[BP]16*(DS)+(BP)。(F)MOVDI，OFFSET[BX][SI]是正确的。(F)MOVCS，BXT)16、静态随机存储器中的内容可以永久保存。 (F)17、总线周期是指CPU执行一条指令所需的时间。 (F)18、无论承受何种工艺，动态RAM都是利用