东北大学07级计算机组成原理本科期末试题A带答案(史岚)

总分一二三四五六七八九学院班级学号姓名……………○……………密学院班级学号姓名……………○……………密……………○……………封……………○…………线………………2009—2010学年第一学期课程名称：计算机组成原理（共7页，九个大题）选择填空题（全部为单选，务必将答案对应填在右面表格里）（每小题1分，共20分）┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄选择填空题（全部为单选，务必将答案对应填在右面表格里）（每小题1分，共20分）得分 在取指令周期，从内存中取出的指令送往（）。在取指令周期，从内存中取出的指令送往（）。A．指令译码器B．通用寄存器C．指令寄存器D．程序状态字寄存器2．下列各组机器数中，真值相等的一组是（）。A．[X]原=1.1000[Y]补=1.1000B．[X]原=1.1010[Y]补=1.1010C．[X]补=11000[Y]移=11000D．[X]补=11001[Y]反=110013．在浮点数补码运算时，将二进制尾数m=–0.1不作为规格化尾数是因为（）。A．m的数值太大B．m的数值太小C．为了便于判断溢出D．为了便于判断规格化4．RAM芯片串联时可以使（）。A．存储器带宽增加B．存储器速度增加C．存储器的寻址范围增加D．存储器的平均价格降低5．在存储芯片中，地址译码采用双译码（二维译码）方式是为了（）。A．扩大地址范围B．减少存储单元选通线数量C．减少存储单元的数量D．减少存储元的数量6．对于提高Cache命中率，以下措施中无效的是（）。A．采用随机替换策略B．设置替换缓存来保存刚被替换的块C．增加Cache的容量D．通过编译优化改善程序的访存局部性7．某单地址运算指令有两个操作数，已知一个操作数来自存储器，则另一个操作数可以来自（）。A．CacheB．通用寄存器C．堆栈D．累加器8．根据指令系统的指令分类，访存指令LOAD属于（）类型指令。A．算术运算B．逻辑运算C．数据传输D．程序控制9．在计算机系统中，表示系统运行状态的部件是（）。A．程序计数器B．累加器C．中断字寄存器D．程序状态字寄存器10．同步控制是（）。A．由统一时序信号控制的方式B．只适用于外围设备控制的方式C．只适用于CPU控制的方式D．所有指令执行时间都相同的方式11．在采用微程序控制的计算机中，（）。A．每条机器指令由一条微指令来执行B．每条机器指令由一个微程序来执行C．每条微指令由一条机器指令来执行D．每个微程序由一条机器指令来执行12．计算机使用总线结构的优点是便于实现积木化，同时（）。A．减少了信息传输量B．提高了信息传输的速度C．减少了信息传输线的条数D．可有两种信息源的代码在总线上同时出现13．总线的异步通信方式()。A．既不采用时钟信号，也不采用握手信号B．只采用时钟信号，不采用握手信号C．不采用时钟信号，只采用握手信号D．既采用时钟信号，又采用握手信号14．打印机发出的中断是（）中断。A．内部B．外部C．程序D．软件15．中断向量表用于保存（）。A．被中断程序的返回地址B．中断服务程序的入口地址C．中断优先级D．中断源编码2．半导体SRAM和DRAM存储信息的原理有何不同？为什么DRAM存储器需要刷新而SRAM不需要？2．半导体SRAM和DRAM存储信息的原理有何不同？为什么DRAM存储器需要刷新而SRAM不需要？解答：SRAM存放信息主要靠触发器的双稳态（对应二进制0/1），而DRAM存储信息主要依据MOS管栅极电容上有无电荷（对应0/1）。由于漏电阻的存在，DRAM存储单元经过一段时间会泄放掉其充积的电荷，导致信息丢失或错误；为了保证存储信息的正确性，需要每隔一段时间为DRAM所有单元电路进行充电，此过程为刷新。而SRAM单元电路只要不关掉电源，其电路会始终保持其原来的稳定状态，不需要定期充电，即无需刷新。16．在计数器定时查询方式下，若计数从上一次中止点开始，则（）。A．各设备使用总线的机会均等B．设备号小的优先级高C．设备号大的优先级高D．以上都不对17．总线的独立请求方式的缺点是（）。A．线路简单B．响应速度慢C．对优先级的控制不灵活D．所需控制线多18．某一SRAM芯片，其容量为1024×4bit，除电源和接地端外，该芯片引脚的最小数目是（）。A．16B．17C．2519．定点数运算过程中，如果发生溢出，应该（）。A．输出出错信息B．左规C．右规D．进行舍入处理20．在统一编址方式下，进行输入/输出操作使用的指令是（）。A．运算指令B．程序控制指令C．访存指令D．专门的I/O指令……………○……………密……………○……………封……………○…………线………………33．硬布线控制方式的两个主要缺点是什么？微程序控制方式如何针对这些缺点进行改进？解答：缺点一是电路杂乱无规则，设计周期长，可靠性差；缺点二是修改和维护难，增加或改变指令系统功能基本上需要重新设计。微程序方式利用存储程序的方法解决了规则性问题，控制逻辑编成二进制码点存放在ROM中；同时，微程序控制方式利用程序设计方法解决了修改和维护难的问题，因为增加或修改指令只需改变微程序码点，重新注入ROM芯片。简要回答以下问题（每小题5分，共20分）简要回答以下问题（每小题5分，共20分）得分4．解释名词：多体交叉存储器。解答：4．解释名词：多体交叉存储器。解答：多体交叉存储器实质上是一种并行的主存系统，原来单字宽的存储体称作一个分体，现在采用多个分体，对他们进行低位交叉编址。然后利用时间并行技术，在原有的主存存取周期及主存与CPU之间数据总线宽度不变的情况下，分时启动各个模块，可以在同一个存取周期里得到多个存储字的内容。利用这样的方法，可以增加存储器的带宽，进而弥补主存和CPU之间的速度差异，提高系统的效率。已知十六进制数X=42E48000H表示的是一个IEEE754标准的单精度浮点数，请将X转换成十进制数（要求列示过程）。解答：X=42E48000H=01000010111001001000000000000000B据IEEE754标准，单精度浮点数表示为—（－1）S×1.M×2E－127由以上X的二进制表示可知：S=0，E=10000101B=133D∴X=（－1）S×1.M×2E－127=（－1）0×1.11001×2133－127=1.11001×26=1110010.01B=114.25D即X表示成十进制是114.25。……………○…………○……………密……………○……………封……………○…………线……………○…………○……………密……………○……………封……………○…………线………………得分得分……………○……………密……………○……………密……………○……………封……………○…………线………………四、（四、（6分）某指令系统指令字长为12位，每个操作数的地址码长度为3位。试提出一种扩展操作码方案，使该指令系统有4条三地址指令，16条二地址指令，其余全部为一地址（单地址）指令。画出扩展图（即操作码分配方案），并指出一地址指令共有多少条？解答：扩展图如下（方案并不唯一）——000XXXXXXXXX001XXXXXXXXX4条三地址指令010XXXXXXXXX011XXXXXXXXX100000XXXXXX～～16条二地址指令101111XXXXXX110000000XXX～～一共应有27=128条一地址指令111111111XXX三、（8分）某字节编址的计算机主存容量为8MB，分为4096个块，Cache容量为64KB，和主存分成同样大小的块，并采用直接映射方式。问：解答：主存8MB/4096块=2KB/块，而Cache容量为64KB，故Cache可分为64KB/2KB=32块字节寻址的Cache块内地址为11位（211=2KB）主存地址格式为：结合所给Cache标记有--6807FFH=11010000000011111111111B—能命中Cache2D07FFH=01011000000011111111111B—不能命中Cache7F1057H=11111110001000001010111B—能命中Cache000000H=00000000000000000000000B—不能命中CacheTa=Tc×H+Tm×(1－H)=10×0.96+50×0.04=9.6+2=11.6ns(或10×0.96+60×0.04=9.6+2.4=12ns也可)1．该Cache可分为多少个块？1．该Cache可分为多少个块？2．Cache的块内地址有多少位？3．设Cache中的主存标记（Tag）如左图所示，当CPU先后送出的访存地址为6807FFH，2D07FFH，7F1057H和000000H，问哪些访问能命中该Cache？4．若Cache和主存的存储周期分别为10ns和50ns，平均命中率为96%，求CPU访存的平均存储周期（平均访问时间）。……………○…………○……………密……………○……………封……………○…………线………………得分五、（五、（12分）某计算机的CPU共有16条地址线，8条数据线，并有与存储器访问有关的控制线MREQ*（低电平时访问存储器）和R/W*（高电平为读低电平为写）。现在要用8K×8位的ROM芯片和8K×4位的SRAM芯片组成该机的存储器，其中SRAM在该机所占的地址空间是0000H~5FFFH，ROM所占的地址空间为A000H~FFFFH。除了上述ROM和SRAM芯片外，还有74138译码器可选用。1．组成该存储器需要上述ROM和SRAM芯片各多少片？2．画出此存储器的组成结构图及其与CPU的连接图（画在一个图中即可），图中尤其要明确表示出选片逻辑。解答：SRAM存储区域0000H~5FFFH，容量为24KB，用6片8K×4位的SRAM芯片（每2片并联为8K×8位，三组串联）；ROM存储区域为A000H~FFFFH，容量为24KB，用3片8K×8位的ROM芯片串联即可。根据二进制地址空间决定选片逻辑—A15A00000000000000000000～～～～～24KB的SRAM：6片8K×40101111111111111111110100000000000000000～～～～～24KB的ROM：3片8K×811111111111111111111存储器组成及其与CPU连接图略。……………○……………密……………○……………封……………○…………线………………得分……………○……………密……………○……………密……………○……………封……………○…………线………………六、六、（10分）在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：L1﹥L2﹥L3﹥L4﹥L5﹥L6﹥L7﹥L8，现在要通过设置中断屏蔽字的方法将中断处理的优先顺序改变为：L1﹥L5﹥L8﹥L3﹥L2﹥L4﹥L6﹥L7。1．应如何设置中断屏蔽字？（请在右面所给的表中填写相应的内容，并规定某位为“1”表示中断屏蔽，为“0”表示中断开放。2．如果CPU在执行一个应用程序的某一时刻t有L5、L6和L7三级中断请求同时提出（见下图），在该L6级中断尚未处理完时，又有L8级中断请求到达，在处理该L8级中断过程中，又有L2级中断请求提出。试在下图中画出CPU运行程序的轨迹。得分得分……………○…………○……………密……………○……………封……………○…………线………………八、（八、（8分）某计算机有5条微指令，每条微指令发出的控制信号（微命令）如下表所示。试对该机微指令的微命令字段（控制字段）进行编码，以使得微指令的控制字段不超过8bit而又保持微命令应有的并行性。第八题表微指令及其微命令解答：经分析可知，微命令B、C、J互斥，D、H、G互斥；如此可将两组各三个微命令划分到两个控制字段，使用两个2位，即4位编码6个微命令。其他4个微命令可采用4位直接控制。见下图：也可以是B、C、D和E、H、J编码，而A、F、G、I直接控制。七、（6分）某计算机采用微程序控制方式，其微指令格式为水平型，并采用断定方式。已知该机共有微命令23个，可判定的外部条件（微程序转移条件）有两个，控制存储器的容量为1024×35位，并且微程序可在控存的全部空间内实现转移。要求：1．给出微指令格式设计的方案（说明各字段名称、位数）。2．画出对应这种微指令格式的微程序控制器的结构（原理）框图。解答：1．微指令格式设计方案如下—2．框图不唯一，只需体现出各个字段的作用及控存、µAR、µIR、地址修改逻辑等相互连接的关系即可。第七题图某运算部件的基本结构图第七题图某运算部件的基本结构图第七题