集成电路封装概述

集成电路封装概述近年来，我国集成电路行业发展迅猛，以集成电路为核心的电子信息产业超过了之前钢铁、石油、汽车传统工业成为了支柱产业。集成电路的集成度和产品更新速度为每18个月增加一倍，成为拉动国民经济和改造传统产业的强有力的引擎。而封装测试业作为集成电路行业重要环节，已为我国集成电路的重要组成部分，我国在集成电路领域首先发展的即是封装测试业，由于具备成本和地缘优势，同时国外半导体公司也向中国转移封装测试产能，目前我国已经成为全球主要封装基地之一。我国集成电路行业起步较晚，由于国家大力扶持科学技术人才发展，大力支持科学技术改革与创新，所以我国的集成电路行业发展迅猛，而作为集成电路的重要环节，集成电路封装也同样是发展迅猛，得益于我国的地缘跟成本优势，依靠于广大市场潜力和人才发展，集成电路封装已成为我国重要的集成电路行业重要的组成部分，我国优先发展的就是集成电路封装。国外半导体公司也向中国转移封装测试产能，我国的集成电路封装发展具有巨大的潜力，目前我国已经成为全球主要封装基地之一。SIP是基于SOC的一种新封装技术，将一个或多个裸芯片及可能的无源元件构成的高性能模块装载在一个封装外壳内，包括将这些芯片层叠在一起，且具备一个系统的功能。SIP将多个IC和无源元件封装在高性能基板上，可方便地兼容不同制造技术的芯片，从而使封装由单芯片级进人系统集成级。它是在基板上挖凹槽，芯片镶嵌其中，可降低封装体厚度，电阻、电容、电感等生成于基板上方，最后用高分子材料包封。在一个封装中密封多个芯片，通常采用物理的方法将两个或多个芯片重叠起来，或在同一封装衬底上将叠层一个挨一个连接起来，使之具有新的功能。它可实现系统集成，将多个IC以及所需的分立器件和无源元件集成在一个封装内，包括多个堆叠在一起的芯片，或将多个芯片堆叠整合在同一衬底上，形成的标准化产品，可以像普通的器件一样在电路板上进行组装。SIP为一个封装内集成了各种完成系统功能的电路芯片，是缩小芯片线宽之外的另一种提高集成度的方法，而与之相比可大大降低成本和节省时间。SIP也就是多芯片堆叠的3D封装内系统(System-in-3Dpackage)集成，在垂直芯片表面的方向上堆叠，互连两块以上裸芯片的封装，其空间占用小，电性能稳定，向系统整合封装发展.将混合集成的无源元件封装于四面引线扁平封装QFP或薄微型封装TSOP的封装中，可有效地减少印刷电路板的尺寸，提高组装密度。SIP可嵌装不同工艺制作IC芯片，以及内嵌无源元件，甚至光器件和微机械电子系统MEMS，提供紧凑而性能优异的功能产品给用户。它还可以通过各功能芯片的裸管芯及分立元器件在同一衬底的集成，实现整个系统功能，是一种可实现系统级芯片集成的半导体技术,是指通过多芯片及无源元件(或无源集成元件)形成的系统功能集中于一个单一封装内，构成一个类似的系统器件。当SOC的特征尺寸更小以后，将模拟、射频和数字功能整合到一起的难度随之增大，有一种可选择的解决方案是将多个不同的裸芯片封装成一体，从而产生了系统级封装。SIP综合运用现有的芯片资源及多种先进封装技术的优势，有机结合起来由几个芯片组成的系统构筑而成的封装，开拓了一种低成本系统集成的可行思路与方法，较好地解决了SOC中诸如工艺兼容、信号混合、电磁干扰EMI、芯片体积、开发成本等问题，在移动通信、蓝牙模块、网络设备、计算机及外设、数码产品、图像传感器等方面有很大的市场需求量。在IC产业大投资、大发展之际。国内一些知名高校在211建设中，均将芯片封装和MEMS技术列为重点学科发展方向，应多方关注SIP技术研发动向，予以充分重视，有选择性地中西贯通。半导体器件有许多封装型式，从DIP、SOP、QPF、PGA、BGA到CSP再到SIP，技术指标一代比一代先进，这些都是前人根据当时的组装技术和市场需求而研制的。总体说来，它大概有三次重大的革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩正封装的出现，它不但满足了市场高引脚的需求，而且大大地改善了半导体器件的性能；晶片级封装、系统封装、芯片级封装是现在第三次革新的产物，其目的就是将封装减到最小。每一种封装都有其独特的地方，即其优点和不足之处，而所用的封装材料，封装设备，封装技术根据其需要而有所不同。驱动半导体封装形式不断发展的动力是其价格和性能。电子产品是由半导体器件（集成电路和分立器件）、印刷线路板、导线、整机框架、外壳及显示等部分组成，其中集成电路是用来处理和控制信号，分立器件通常是信号放大，印刷线路板和导线是用来连接信号，整机框架外壳是起支撑和保护作用，显示部分是作为与人沟通的接口。所以说半导体器件是电子产品的主要和重要组成部分，在电子工业有“工业之米〃的美称。半导体组装技术（Assemblytechnology）的提高主要体现在它的封装型式（Package）不断发展。通常所指的组装（Assembly）可定义为：利用膜技术及微细连接技术将半导体芯片（chip）和框架（Lead-Frame）或基板（Substrate）或塑料薄片（Film）或印刷线路板中的导体部分连接以便引出接线引脚，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。它具有电路连接，物理支撑和保护，外场屏蔽，应力缓冲，散热，尺寸过度和标准化的作用。从三极管时代的插入式封装以及20世纪80年代的表面贴装式封装，发展到现在的模块封装，系统封装等等，前人已经研究出很多封装形式，每一种新封装形式都有可能要用到新材料，新工艺或新设备。封装的作用包括：1.物理保护。2.电器连接。3.标准规格化。封装的分类：根据材料分类，根据所用的材料来划分半导体器件封装形式有金属封装、陶瓷封装、金属-陶瓷封装和塑料封装。根据密封性分类，按封装密封性方式可分为气密性封装和树脂封装两类。根据外形、尺寸、结构分类，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装。SiP（systeminapackage封装内系统，或称系统封装）是指将不同种类的元件，通过不同技术，混载于同一封装之内，由此构成系统集成封装形式。该定义是经过不断演变，逐渐形成的，开始是在单芯片封装中加入无源元件，再到单个封装中加入多个芯片、叠层芯片以及无源器件，最后封装构成一个体系，即SiP。该定义还包括，SiP应以功能块亚系统形式做成制品，即应具备亚系统的所有组成部分和功能。微电子封装对集成电路（IC）产品的体积、性能、可靠性质量、成本等都有重要影响，IC成本的40%是用于封装的，而IC失效率中超过25%的失效因素源自封装。实际上，封装已成为研发高性能电子系统的关键环节及制约因素，全球领先的整合器件制造商IDM在高密度、高可靠封装技术方面秣马厉兵，封装被列入重点研发计划正处于如火如茶之中。另外，支持发展速度的硅IC应用所需的无源元件的用量也越来越大，其典型值超过1：10，在一些移动终端（手机、笔记本电脑、个人数字助理PDA、数码相机等）产品中，无源元件和有源器件（芯片为主）之比约为50：1，甚至可达100：1，其成本占元器件总额的三分之一左右，无源元件以电阻器和电容器为主，一部典型的GSM手机内含500多个无源元件，占电路板面积的50%，而且有30-50%的焊点与此有关。著名的摩尔定律仍长期有效，芯片功能发展强劲，凸现出无源元件的集成化发展缓慢，IC的各种封装布线设计及制作技术同样适用于无源元件集成，并可将小型化、集成化的无源元件封装在统一的封装结构中。为此，很多IDM和封装承包商积极推出新一代SIP（Systeminapackage，系统封装或称其为封装内系统）技术及其产品，期望以此弥补SOC（Systemonachip片上系统）芯片的某些缺陷，推进在一个封装内的无源元件集成化，促进新世纪进入一个各类元器件的大集成时代。关于SIP的内涵概念封装就是将具有一定功能的芯片（die，芯粒或称籽芯、管芯），置入密封在与其相适应的一个外壳壳体中，形成一个完善的整体，为芯片提供保护，并保障信号和功率的输入与输出，同时，将芯片工作时产生的热量散发到外部环境，确保器件能在所要求的外界环境及工作条件下稳定可靠地运行，尽管封装形成千差万别，且不断发展，但其生产过程大致可分为晶圆切片、芯片置放装架、内引线键合（电气互连）、密封等几十个阶段。国内外IDM和封装业界对究竟什么是SIP的内涵概念颇有争议，从不同角度作了很多探索，至今看法不一，各执一词，目前尚未统一成十分严格的表征，其技术方案相继被披露出来。简言之，SIP技术的研发者和评价者大致有以下多种对SIP内涵概念的表述：•SIP是基于SOC的一种新封装技术，将一个或多个裸芯片及可能的无源元件构成的高性能模块装载在一个封装外壳内，包括将这些芯片层叠在一起，且具备一个系统的功能。•SIP将多个IC和无源元件封装在高性能基板上，可方便地兼容不同制造技术的芯片，从而使封装由单芯片级进人系统集成级。•SIP是在基板上挖凹槽，芯片镶嵌其中，可降低封装体厚度，电阻、电容、电感等生成于基板上方，最后用高分子材料包封。常用的基板材料为 FR-4、LCP（LiquidCrystalPolymer）。低温共烧多层陶瓷LTCC、QspreyMetalAl/SiC颗粒增强金属基复合材料等。•SIP在一个封装中密封多个芯片，通常采用物理的方法将两个或多个芯片重叠起来，或在同一封装衬底上将叠层一个挨一个连接起来，使之具有新的功能。•SIP可实现系统集成，将多个IC以及所需的分立器件和无源元件集成在一个封装内，包括多个堆叠在一起的芯片，或将多个芯片堆叠整合在同一衬底上，形成的标准化产品，可以像普通的器件一样在电路板上进行组装。•SIP为一个封装内集成了各种完成系统功能的电路芯片，是缩小芯片线宽之外的另一种提高集成度的方法，而与之相比可大大降低成本和节省时间。•SIP实际上是多；S片封装MCP或芯片尺寸封装CSP的演进，可称其为层叠式MCP，堆叠式CSP,特别是CSP因生产成本低，将成为最优的集成无源元件技术，0201型片式元件也可贴放在较大CSP下方，但SIP强凋的是该封装内包含了某种系统的功能。•SIP也就是多芯片堆叠的3D封装内系统(System-in-3Dpackage)集成，在垂直芯片表面的方向上堆叠，互连两块以上裸芯片的封装，其空间占用小，电性能稳定，向系统整合封装发展。•SIP将混合集成的无源元件封装于四面引线扁平封装QFP或薄微型封装TSOP的封装中，可有效地减少印刷电路板的尺寸，提高组装密度。•SIP可嵌装不同工艺制作IC芯片，以及内嵌无源元件，甚至光器件和微机械电子系统MEMS，提供紧凑而性能优异的功能产品给用户。•SIP通过各功能芯片的裸管芯及分立元器件在同一衬底的集成，实现整个系统功能，是一种可实现系统级芯片集成的半导体技术。•SIP是指通过多芯片及无源元件(或无源集成元件)形成的系统功能集中于一个单一封装内，构成一个类似的系统器件。•当SOC的特征尺寸更小以后，将模拟、射频和数字功能整合到一起的难度随之增大，有一种可选择的解决方案是将多个不同的裸芯片封装成一体，从而产生了系统级封装。以上表述多方面明确了SIP的内涵概念，基于系统化设计思想的SIP方案是富有创意的，所涉及到芯片、系统、材料、封装等诸多层面问题，涵盖十分广泛，是一个较宽泛的指称，将会随其技术的发展而扩充完善。SIP的优势特性SIP技术已有若干重要突破，架构上将芯片平面置放改为堆叠式封装的精、密度增加，性能大大提高，代表着封装技术的发展趋势，在多方面存在极大的优势特性，现大体归纳如下：SIP采用一个封装来完成一个系统目标产品的全部互连以及功能和性能参数，可同时利用引线键合与倒装焊互连以及别的IC芯片直接内连技术；封面积比增大，SIP在同一封装中叠加两个或更多的芯片，把Z方向的空间也利用起来，又不必增加封装引脚，两芯片叠装在同一壳内的封装与芯片面积比增加到170%，三芯片叠装可增至250%；在物理尺寸上必定是小的，例如，SIP封装体的厚度不断减少，最先进的技术可实现五层堆叠芯片只有1.0mm厚的超薄封装，三叠层芯片封装的重量减轻35%；SIP可实现不同工艺，材料制作的芯片封装形成一个系统，有很好的兼容性，并可实现嵌入集成化无源元件的梦幻组合，无线电和便携式电子整机中现用的无源元件至少可被嵌入30-50%,甚至可将Si、GaAs、InP的芯片组合一体化封装；SIP可提供低功耗和低噪声的系统级连接，在较高的频率下工作可以获得较宽的带宽，几乎与SOC相等的总线带宽；元件集成封装在统一的外壳结构中，可使总的焊点大为减少，也缩短了元件的连线路程，从而使电性能得以提高；缩短产品研制和投放市场的周期，SIP在对系统进行功能分析和划分后，可充分利用商品化生产的芯片资源，经过合理的电路互连结构及封装设计，易于修改、生产，力求以最佳方式和最低成本达到系统的设计性能，无需像SOC那样进行版图级布局布线，从而减少了设计、验证、调试的复杂性与系统实现量产的时间，可比SOC节省更多的系统设计和生产费用，投放市场的时间至少可减少1/4；采取多项技术措施，确保SIP具有良好的抗机械和化学侵害的能力以及高可靠性。毫无疑问，SIP与SOC、多芯片组件MCM等有很多惊人的相似之处，分别提供实现不同级别电子系统的变通方法，尽管存在区别但并不是相互对立的技术，而是相辅相成适应市场的需求。SOC面临多项制约，如研发成本高，设计周期长，验证及生产工艺复杂等，在某些情况下是最佳选择，但绝不是所有系统级集成的唯一选择，多用于相对高端的市场，MCM将两个以上裸芯片和片式元器件组装在一块高密度多层互连基板上，然后封装在外壳内构成高密度功能电子组件、部件、子系统或系统，多采用混合集成技术，主要应用于有高可靠性要求而不太计较价格因素的高性能的电子领域中。与此相反，SIP是针对某个系统进行功能划分，选择优化的IC芯片及元件来实现这些功能，采用成熟的高密度互连技术与单芯片封装相同或相似的设备、材料、工艺技术制作生产，在封装中构成系统级集成，提高性能的同时降低成本，以其很高的性价比应用于中端市场。SIP的很多优势特性逐渐显露出来，所提出的最终目标是要研发获得能够灵活地将无源和有源元器件完全封装集成到一起构成系统的新技术。SIP产品架构SIP以满足手机等便携式电子整机产品的体积不断减小，功能日趋复杂的要求为发展契机，市场上已出现多种SIP产品架构，首次应用是将一个2Mb的SRAM和一个16Mb的闪存芯片叠加在一个封装中，实现EEPROM功能，用于手机。此后，很多顶级半导体厂商推出SIP叠层式存储器，可使小空间更快地存储更多数据，支持手机添加数据业务、数相机、娱乐、超小型PC等多种功能。Intel最先进的SIP技术可以让五层堆叠的闪存芯片达到1.0mm薄的超薄封装，已推出的5种产品具有X16和X32总线宽度以及SRAM、PSRAM、LP-SDRAM功能，存储容量可达1Gb，芯片采用多极单元MLC技术与0.13pm工艺制造。开发出六片芯片SIP，其上部为四个芯片，底部是两个芯片，尺寸大小为15x11x1.4mm，进一步支持手机的存储容量越来越大的需要。在单块存储卡上SIP集成多个闪存芯片，将使手持设备能够存储数十分钟长度的DVD视频，成千上万的高分辨率图像，超过30小时的数字音乐，或者数千兆的数据文件等信息，现在闪存芯片发展到0.09pm工艺，0.07pm和0.05pm的新一代工艺技术也已开始研发，有什么样的芯片，就需要相适应的封装，从过去的单一封装壳体演变成与被封装体不可分割的一部分，封装已涉及到被封装体内，IC生产流程的集中整合和继续垂直细分的趋势同时存在，两种截然相反的发展最终取决于生产体系的成本最小化因素。从早期的将两个、三个或更多存储芯片叠装在同一壳体内，满足高速数据速率的存储带宽的需求外，扩展到把不同种类芯片叠装到一个壳内，开发包括数字信号处理器DSP+SRAM+闪存，专用集成电路ASIC+存储器，数字+模拟十射频，微控制器+存储器等其它的SIP应用。现代电子系统大都需要完成两种类型的运算，因而需要采用双处理器的CPU+DSP解决方案，DSP用于完成语音、图像、视频、音频信号的重复性复杂性运算的实时处理，CPU刚用于完成电源管理，人机界面协议栈操作，易于实现灵活控制，两者各有短长，有融合的趋势，两个核封装在一起，或将DSP的内核移植到单片PCU中的SOC集成。SIP智能功率器件将系统的控制部分和功率场效应MOS晶体管及驱动、保护、辅助电路等，融合于紧凑、性能强劲的绝缘式封装内。在1.6x1.6x0.6mm的SOT553/563单封装内集成多个瞬变电压抑制元件，形成微型封装集成瞬态电压保护器件，减少占用电路板空间达36%，降低厚度40%。对SIP产品架构方式的研发集中在片对片、片叠片、封装在超薄型外壳内再垂直叠放、衬底直焊等方面，芯片之间多数采用周边互连，某些是用阵列式互连，也有采用直接式；间接式两大类的互连，或晶圆级超级减薄露出内连柱及键合形成的互连，作为有系统功能的整体IC应用，但又不是一个单一的芯片。SIP最张扬的架构是可以在封装内封装集成无源元件，首先将无源元件小型化及集成化后，再封装在统一的封装结构中，有一种简化结构：基板20mm2,厚2mm，中心挖凹槽，以便镶嵌一个约10mm见方、0.3mm薄的IC芯片（开凹槽可以降低总体厚度，降低厚度对于整机产品设计是非常关键的要求），芯片上方与基板平齐，下方与基板之间充填10pm厚的环氧树脂作胶接剂；芯片上方排列着100个直径为67pm的接点，其间充填聚酰亚胺；接点上方制成各种电容、电阻及铜导体，它们之间以环氧树脂绝缘。封装内无源元件的集成化有LTCC和低温共烧铁氧体LTCF等技术，分别形成集成电容器、电阻器、电感器、平面变压器、EMI滤波器和EMI磁珠阵列等无源元件的陶瓷基板、磁性基板，尽可能多地将各种无源元件集成在一个单独的封装结构内，与在多层印制电路板中埋置无源元件、无源元件制作在硅芯片上同步发展。Philips的BGBI02体现了全新的SIP，在一个传统的超小型6x6mmHVQFN封装中结合了有源和无源元器件，综合了所有的射频组件，如收发器、平衡/不平衡变换器、切换和天线滤波器等，极大地简化了蓝牙应用的开发和生产。有一种2.4GHz的SIP产品，将射频、8051MCU、9通道12位。A/DC、外围元件、电感和滤波器全部集合在尺寸6x6mm的QFN封装中。还开发出存储器与基带IC的集合架构，在一个封装中集成了ASIC、CPU、同步DRAM、闪存各一片。SIP的相关技术SIP是IC产业链发展中的知识、技术、方法相互渗透交融，综合应用的结果，最大限度地灵活利用各种不同芯片资源和封装互连优势，尽可能地提高性能，降低成本，在做深做透的研发过程中涉及到多种技术问题，相关技术包括热设计，I/O口的重分布，减薄大规模IC芯片的背面厚度，若干芯片的层叠组装和高密集互连技术等。在封装设计中，热设计是重要环节之一，热失效已成为封装失效的主要因素，占50%以上。对于SIP而言，系统的热耗散问题也是至关紧要的，能否迅速散热制约着设计的成败，在设计SIP时，必须事先仿真由系统功耗引起的温度分布状况和热传递过程，以数值模拟为手段，预测器件的传热特性，分析其对系统各方面的影响，并研究相应的散热处理方法，例如，采用导热性能好的材料，或减少基板厚度，不使芯片产生热失效所允许的输人功率耗散密度。SIP的片间总线性能已成为提高系统内部总线带宽的关键，SIP内部芯片间采用的是非复用总线，使输入和输出路径分开，有丰富的连线资源，靠得很近的芯片减少了片间总线长度及电容，扩展片间连线的信号位数，提高工作频率。同时在片间也可以采用现有成熟的系统总线标准作为折衷方案，使IC芯片不经过大的改动即可应用，设计出适合SIP的片内总线和片间总线，能获得很高的效益，系统总线传输数据的带宽与时钟频率f，数据宽度W成正比。在封装衬底信号层上的布线和对引脚的某些线路的重新布置，即可简化芯片引脚与衬底的连接，互连线的延迟现象对于系统的设计有相当大的影响。先进的封装技术要求芯片的厚度不断减薄，已制作图形晶圆的背面减薄是封装制造过程中的极为重要的工序，超精密磨削、研磨、抛光、腐蚀作为硅晶圆背面减薄工艺获得广泛应用，减薄后的芯片可提高热发散效率、机械性能、电性能、减小芯片封装体积，减轻划片加工量。目前，^200mm已制作电路图形晶片的减薄水平是0.12-0.15mm，^300mm晶片要达到这一水平还需要采用化学机械抛光、等离子腐蚀、先划片（半切割，切入晶圆后还剩下200pm）后研磨等技术，今后的发展趋势是达到0.05mm以下的厚度。硅晶片上电路层的有效厚度一般为5-10pm,为保证其功能，并有一定的支撑厚度，晶片的减薄极限为20-30pm。占总厚度90%左右的晶片是为保证在芯片制造、测试、运送过程中有足够的强度，^300mm晶片的平均厚度为775pm，^200mm晶片为725pm，因此，在电路层制作完成后，需要对其进行背面减薄，晶片越薄，其柔韧性越好，受外力冲击引起的应力也越小。在两个叠层芯片之间加入隔离层薄膜后的柱状互连也可满足布线要求，各层均敷铜箔并刻蚀出布线图形，制作互连通孔并金属化，然后叠层。超薄设计将具有粘接性热塑树脂用作绝缘层的柔性底板（单层布线）中介层来使用，极薄柔性底板把芯片包起来，形成柔性底板夹着芯片的''夹层结构〃，即使芯片厚度减薄到100pm以下，也不会使芯片受到过大的外力，在不损坏芯片的情况下就能将封装层叠起来，在lmm的封装高度内可嵌人5个芯片。为实现高速连接，必须仔细设计薄膜互连线路。封装发展趋势表明，封装设计自动化是个新兴的技术领域，高性能的芯片设计越来越多地采用芯片倒装技术，是SIP与集成的关键技术，通过芯片和衬底之间的电气连接，可直接把裸芯片衬底封装在一起，封装与芯片设计的整合是不可避免的。前景SIP综合运用现有的芯片资源及多种先进封装技术的优势，有机结合起来由几个芯片组成的系统构筑而成的封装，开拓了一种低成本系统集成的可行思路与方法，较好地解决了SOC中诸如工艺兼容、信号混合、电磁干扰EMI、芯片体积、开发成本等问题，在移动通信、蓝牙模块、网络设备、计算机及外设、数码产品、图像传感器等方面有很大的市场需求量。所Semico公司报道，世界SIP营销收入将从2002年的8200万美元增长到2007年的7.48亿美元，年均增长率达55.6%。日本新近预测，2007年世界有关应用SIP技术的LSI市场可望达1.2万亿日元，这是根据同期系统LSI的1/5可利用SIP技术计算而得的。东芝的SIP目标是把移动电话的全部功能组合到一个封装内，Rohm大量生产用于PC机的SIP，Amkor公司月产百万块用于高频通信及存储器SIP。中国台湾封装大厂正积极发展SIP，与韩国一争高低。研究者发现：SIP技术需要克服的障碍不在于缺乏应用，也不是生产厂商不乐意采用这项技术，而是成品率问题。在IC产业大投资、大发展之际。国内一些知名高校在211建设中，均将芯片封装和MEMS技术列为重点学科发展方向，应多方关注SIP技术研发动向，予以充分重视，有选择性地中西贯通。SIP:单列直插式封装.该类型的引脚在芯片单侧排列，引脚节距等特征与DIP基本相同.ZIP:Z型引脚直插式封装.该类型的引脚也在芯片单侧排列，只是引脚比SIP粗短些，节距等特征也与DIP基本相同.S-DIP:收缩双列直插式封装.该类型的引脚在芯片两侧排列，引脚节距为1.778mm,芯片集成度高于DIP.SK-DIP:窄型双列直插式封装.除了芯片的宽度是DIP的1/2以外，其它特征与DIP相同.PGA:针栅阵列插入式封装.封装底面垂直阵列布置引脚插脚，如同针栅.插脚节距为2.54mm或1.27mm，插脚数可多达数百脚.用于高速的且大规模和超大规模集成电路.SOP:小外型封装.表面贴装型封装的一种，引脚端子从封装的两个侧面引出，字母L状.引脚节距为1.27mm.MSP:微方型封装.表面贴装型封装的一种，又叫QFI等,引脚端子从封装的四个侧面引出,呈I字形向下方延伸,没有向外突出的部分，实装占用面积小，引脚节距为1.27mm.QFP:四方扁平封装.表面贴装型封装的一种，引脚端子从封装的两个侧面引出，呈L字形,弓|脚节距为1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引脚可达300脚以上.SVP:表面安装型垂直封装.表面贴装型封装的一种,引脚端子从封装的一个侧面引出,引脚在中间部位弯成直角，弯曲引脚的端部与PCB键合，为垂直安装的封装.实装占有面积很小.引脚节距为0.65mm,0.5mm.LCCC:无引线陶瓷封装载体.在陶瓷基板的四个侧面都设有电极焊盘而无引脚的表面贴装型封装.用于高速,高频集成电路封装.PLCC:无引线塑料封装载体.一种塑料封装的LCC.也用于高速,高频集成电路封装.SOJ:小外形J引脚封装.表面贴装型封装的一种，引脚端子从封装的两个侧面引出，呈J字形，引脚节距为1.27mm.BGA:球栅阵列封装.表面贴装型封装的一种，在PCB的背面布置二维阵列的球形端子，而不采用针脚引脚.焊球的节距通常为1.5mm,1.0mm,0.8mm,与PGA相比,不会出现针脚变形问题.CSP:芯片级封装.一种超小型表面贴装型封装，其引脚也是球形端子，节距为0.8mm,0.65mm,0.5mm等.TCP:带载封装.在形成布线的绝缘带上搭载裸芯片，并与布线相连接的封装.与其他表面贴装型封装相比，芯片更薄,引脚节距更小，达0.25mm，而引脚数可达500针以上.柔性基片CSP硬质基片CSP引线框架CSP圆片级CSP叠层CSP柔性基片CSP柔性基片CSP的IC载体基片是用柔性材料制成的，主要是塑料薄膜。在薄膜上制作有多层金属布线。采用TAB键合的CSP，使用周边焊盘芯片。硬质基片CSP硬质基片CSP的IC载体基片是用多层布线陶瓷或多层布线层压树脂板制成的。引线框架CSP引线框架CSP，使用类似常规塑封电路的引线框架，只是它的尺寸要小些，厚度也薄，并且它的指状焊盘伸人到了芯片内部区域。引线框架CSP多采用引线键合（金丝球焊）来实现芯片焊盘与引线框架CSP焊盘的连接。它的加工过程与常规塑封电路加工过程完全一样，它是最容易形成规模生产的。圆片级CSP圆片级CSP，是先在圆片上进行封装，并以圆片的形式进行测试，老化筛选，其后再将圆片分割成单一的CSP电路。叠层CSP把两个或两个以上芯片重叠粘附在一个基片上，再封装起来而构成的CSP称为叠层CSP。在叠层CSP中，如果芯片焊盘和CSP焊盘的连接是用键合引线来实现的，下层的芯片就要比上层芯片大一些，在装片时，就可以使下层芯片的焊盘露出来，以便于进行引线键合。在叠层CSP中，也可以将引线键合技术和倒装片键合技术组合起来使用。如上层采用倒装片芯片，下层采用引线键合芯片。BGA封装经过十几年的发展已经进入实用化阶段，目前已成为最热门的封装。随着集成电路技术的发展，对集成电路的封装要求越来越严格。这是因为封装关系到产品的性能，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的交调噪声"Cross-TalkNoise”现象，而且当IC的管脚数大于208脚时，传统的封装方式有其难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片皆转而使用BGA封装°BGA—出现便成为CPU、高引脚数封装的最佳选择。BGA封装的器件绝大多数用于手机、网络及通信设备、数码相机、微机、笔记本计算机、PAD和各类平板显示器等高档消费市场。BGA封装的优点有：1.输入输出引脚数大大增加，而且引脚间距远大于QFP，加上它有与电路图形的自动对准功能，从而提高了组装成品率；2.虽然它的功耗增加，但能用可控塌陷芯片法焊接，它的电热性能从而得到了改善，对于集成度很高和功耗很大的芯片，采用陶瓷基板，并在外壳上安装微型排风扇散热，从而可达到电路的稳定可靠工作；3.封装本体厚度比普通QFP减少1/2以上，重量减轻3/4以上；4.寄生参数减小，信号传输延迟小，使用频率大大提高；5.组装可用共面焊接，可靠性高。5.功率集成电路封装小型化已成为可能BGA封装的不足之处：BGA封装仍与QFP、PGA一样，占用基板面积过大；塑料BGA封装的翘曲问题是其主要缺陷，即锡球的共面性问题。共面性的标准是为了减小翘曲，提高BGA封装的特性，应研究塑料、粘片胶和基板材料，并使这些材料最佳化。同时由于基板的成本高，而使其价格很高。集成电路封装的发展趋势大体有以下几个方面：表面安装式封装将成为集成电路封装主流集成电路的表面安装结构是适应整机系统的需要而发展起来的，主要是因为电子设备的小型化和轻量化，要求组装整机的电子元器件外形结构成为片式，使其能平贴在预先印有焊料膏的印制线路板焊盘上，通过再流焊工艺将其焊接牢固。集成电路封装将具有更多引线、更小体积和更高封装密度，这种作法能够缩小电子设备的体积，减轻重量，而且这些元器件的引线很短，可以提高组装速度和产品性能，并使组装能够柔性自动化。塑料封装仍然是集成自路的主要封装形式，塑料模塑封装具有成本低、工艺简单和便于自动化生产等优点，虽然在军用集成电路标准中明文规定，封装结构整体不得使用任何有机聚合物材料，但是目前在集成电路总量中，仍有85%以上采用塑料封装。直接粘结式封装将取得更大发展，所谓直接粘结式封装就是将集成电路芯片直接粘结在印制线路板或覆有金属引线的塑料薄膜的条带上，通过倒装压焊等组装工艺，然后用有机树脂点滴形加以覆盖。1.这种作法不仅能够缩小电子设备的体积，减轻重量，而且这些元器件的引线很短，可以提高组装速度和产品性能，并使组装能够柔性自动化。 表面安装式封装一般指片式载体封装、小外形双列封装和四面引出扁平封装等形式，这类封装的出现，无疑是集成电路封装技术的一大进步。随着超大规模和特大规模集成电路的问世，集成电路芯片变得越来越大，其面积可达7mmx7mm，封装引出端可在数百个以上，并要求高速度、超高频、低功耗、抗辐照，这就要求封装必须具有低应力、高纯度、高导热和小的引线电阻、分布电容和寄生电感，以适应更多引线、更小体积和更高封装密度的要求。 要想缩小封装体积，增加引线数量.唯一的办法就是缩小封装的引线间距。一个40线的双列式封装要比68线的H式载体封装的表面积大20%，其主要区别就是引线目距由2.54mm改变自1.27mm或1.00cmm。不难想像，如果引线间距进而改变为0.80mm，O.65mm甚至050mm，则封装的表面积还会太大地缩小。但是为了缩小引线间距，这势必带来