组成原理试题库

组成原理试题库第一章控制器、运算器和存储器合起来一般称为（）：DA、I/O部件B、内存储器才C、外存储器D、主机2、冯•诺依曼机工作方式的基本特点是（）：AA按地址访问并顺序执行指令B精确结果处理C存储器按内部地址访问D自动工作3、输入、输出设备以及辅助存储器一般统称为（）：BAI/O系统B外围设备C外存储器D执行部件4、计算机硬件能直接识别和执行的语言是（）：CA高级语言B汇编语言C机器语言D符号语言判断题5、若某计算机字代表一条指令或指令的一部分，则称数据字。（）X6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字。（）X7、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（）V8、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（）V填空题9、系统软件包括：服务程序、语言程序、操作系统、数据库管理系统。10、计算机的硬件基本组成包括运算器、控制器、存储器、输入和输出五个部分。11、计算机的软件一般分为系统和应用两大部分。12、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由高级语言级、汇编语言级、操作系统级、一般机器级和微程序设计级等组成，在每一级上都可以进行。计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是电子管、晶体管、中小规模集成电路、大规模和超大规模集成电路和巨大规模集成电路。简答题什么是适配器？简述其功能。15、什么是CPU？简述其功能。16、什么是存储容量？什么是单元地址？17、什么是外存？简述其功能。18、什么是内存？简述其功能。19、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？20、冯诺依曼体系结构要点答案：1.D2.A3.B4.C5.×6.×7.√8.√9.操作系统10.控制器运算器存储器输入设备输出设备11.系统软件应用软件12.微程序级一般机器级操作系统级汇编语言级高级语言级程序设计13.电子管晶体管集成电路大规模集成电路巨大规模集成电路14.适配器：连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作15.CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。16.解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。17.外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。18.解：内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。19.一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。20.二进制；存储程序顺序执行；硬件由运算器、控制器、存储器、输入设备、输出设备组成。第二章1、float型数据通常用IEEE754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!中,且x=-8.25,则FR1的内容是()A、C1040000HB、C2420000HC、C1840000HD、C1C20000H2、不属于ALU的部件有()A加法器或乘法器B移位器C逻辑运算部件D指令寄存器3、当且仅当()发生时,称为浮点数溢出(上溢)A阶码上溢B尾数上溢C尾数与阶码同时上溢D尾数或阶码上溢4、处理器中的ALU采用()来实现A时序电路B组合逻辑电路C控制电路D模拟电路5、在C程序中,int类型的变量x的值为-1088。程序执行时，x先被存放在16位的寄存器R1中，然后被算术右移4位。则此时R1中的内容以16进制表示是（）A、FBC0HB、FFBCHC、0FBCHD、87BCH6、下列数中最大的是()A、10000000BB、125OC、10000110(BCD码)D、55H7、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是（）：A、-127B、-32C、-125D、-38、某数在计算机中用8421BCD码表示为011110001001，其真值是：A、789DB、789HC、1887DD、11110001001B9、若浮点数尾数用补码表示，则判断运算结果是否为规格化数的方法是：A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数10、算术/逻辑运算单元74181ALU可完成：A、16种算术运算功能B、16种逻辑运算功能C、16种算术运算功能和16种逻辑运算功能D、4位乘法运算和除法运算功能11、某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为：A、+（1-2-32）B、+（1-2-31）C、2-32D、2-3112、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码：A原B补C反D移13、下列数中最小的数为（）：A、101001BB、52QC、29DD、233H14、补码表示的8位二进制定点小数所能表示数值的范围是()A、-0.1111111B~0.1111111BB、-1.0000000B~0.1111111BC、-0.1111111B~1.0000000BD、-1.0000000B~1.0000000B15、某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是()(注:选项中[]内的值为上标)A、-1.125*2[10]B、-1.125*2[11]C、-0.125*2[10]D、-0.125*2[11]判断题16、ASCII码即美国国家信息交换标准代码。标准ASCII码占9位二进制位，共表示512种字符。（）17、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。（）18、机器码是信息在计算机中的二进制表示形式。（）填空题19、移码表示法主要用于表示数的阶码E，以利于比较两个数指数的大小和操作。20、（26H或63H）异或135O的值为。21、设机器数字长为8位(含1符号位)，若机器数为81H(十六进制)，当它分别代表原码、补码、反码和移码时，等价的十进制整数分别为、、和。22、两个BCD码相加，当结果大于9时，修正的方法是将结果，并产生进位输出。23、现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有、和三种形式。24、对阶时，使阶向阶看齐，使阶的尾数向移位，每移一位，其阶码加一，直到两数的阶码相等为止。25、按IEEE754规范，一个浮点数由、、三个域组成，其中的值等于指数的加上一个固定。26、在进行浮点加法运算时，需要完成为、、、、和等步骤。27、提高加法器运算速度的关键是。先行进位的含义是。28、浮点运算器由和组成，它们都是运算器。只要求能执行运算，而要求能进行运算。29、设有七位二进制信息码0110101，则低位增设偶校验码后的代码为。30、为了提高运算器的速度，可以采用进位、乘除法、流水线等并行措施。计算题31、X的补码为：10101101，用负权的概念计算X的真值。32、写出十进制数-5的IEEE754编码。33、已知X和Y,用变形补码计算X-Y,同时指出运算结果是否溢出。(1)X=0.11011Y=-0.11111(2)X=0.10111Y=0.11011(3)X=0.11011Y=-0.1001134、已知X和Y,用变形补码计算X+Y,同时指出运算结果是否溢出。（1）X=0.11011Y=0.00011（2）X=0.11011Y=-0.10101（3）X=-0.10110Y=-0.0000135、设阶为5位(包括2位阶符),尾数为8位(包括2位数符),阶码、尾数均用补码表示,完成下列取值的[X+Y]，[X-Y]运算：（1）X=2-011×0.100101Y=2-010×(-0.011110)36、已知A=2[-101]×(-0.1010000)，B=2[-100]×0.1110110，按浮点运算方法计算A+B.(方括号内是阶码)37、设浮点数字长16位，其中阶码4位（含1位阶符），尾数12位（含1位数符），将51/128转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。并给出此浮点数格式的规格数表示范围。简答题38、某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1）串行进位方式（2）并行进位方式39、什么是奇偶校验码？40、简述计算机中采用二进制代码的优点。答案：1.A2.D3.A4.B5.B6.A7.C8.A9.C10.C11.B12.B13.C14.B15.B16.×17.√18.√19.浮点数对阶20.58D21.-1-127-126122.加623.单总线结构双总线结构三总线结构24.小大小右右25.符号位S阶码E尾数M阶码E真值e偏移值26.零操作数检查对阶尾数求和结果规格化舍入处理溢出处理27.降低进位信号的传播时间低有效位的进位信号可以直接向最高位传递28.阶码运算器尾数运算器定点阶码运算器加法和减法尾数运算器加、减、乘、除29.0110101030.先行阵列解：X=1×+1×+1×+1×+1×+=-8332.解：-5D=-101B在IEEE754规范中规格化表示应该为1.01×22，e=127+2=129则IEEE754规范编码为：1100000010100000000000000000000033.解：（1）先写出x和y的变形补码，再计算它们的差[x]补=00.11011[y]补=11.00001[-y]补=00.11111[x-y]补=[x]补+[-y]补=00.11011+00.11111=01.11010∵运算结果双符号不相等∴为正溢出X-Y=+1.1101B（2）先写出x和y的变形补码，再计算它们的差[x]补=00.10111[y]补=00.11011[-y]补=11.00101[x-y]补=00.10111+11.00101=11.11100∴x-y=-0.001B无溢出（3）先写出x和y的变形补码，再计算它们的差[x]补=00.11011[y]补=11.01101[-y]补=00.10011[x-y]补=[x]补+[-y]补=00.11011+00.10011=01.01110∵运算结果双符号不相等∴为正溢出X-Y=+1.0111B34.解：（1）先写出x和y的变形补码再计算它们的和[x]补=00.11011[y]补=00.00011[x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110∴x+y=0.1111B无溢出。（2）先写出x和y的变形补码再计算它们的和[x]补=00.11011[y]补=11.01011[x+y]补=[x]补+[y]补=00.11011+11.01011=00.00110∴x+y=0.0011B无溢出。（3）先写出x和y的变形补码再计算它们的和[x]补=11.01010[y]补=11.11111[x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001∴x+y=-0.10111B无溢出35.解：（1）将y规格化得：y=×(-0.111100)[x]浮=1101，00.100101[y]浮=1101，11.000100[-y]浮=1101，00.111100①对阶[ΔE]补=[Ex]补+[-Ey]补=1101+0011=0000∴Ex=Ey②尾数相加相加相减00.10010100.100101+11.000100+00.11110011.10100101.100001[x+y]浮=1101,11.101001左规[x+y]浮=1100,11.010010∴x+y=×(-0.101110)[x-y]浮=1101,01.100001右规[x-y]浮=1110,00.1100001舍入处理得[x-y]浮=1110,00.110001∴x-y=×0.11000136.11,100；00.100111037.0，111；0.11001100000

正数2[-9]~2[7]*（1-2[-11]）

负数-2[7]~-2[-8]*（2[-1]+2[-11]）

注：[]中为指数解：（1）串行进位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1C2=G2+P2C1G2=A2B2，P2=A2⊕B2C3=G3+P3C2G3=A3B3，P3=A3⊕B3C4=G4+P4C3G4=A4B4，P4=A4⊕B4(2)并行进位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1-G4，P1-P4表达式与串行进位方式相同。奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误。奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误。40.（1）技术上容易实现；（2）运算规则简单；（3）可借助于逻辑代数来分析、研究；（4）与其它进制的转换容易。第三章1、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：A、64，16B、16，64C、64，8D、16，162、计算机系统中的存贮器系统是指：A、RAM存贮器B、ROM存贮器C、主存贮器D、内存贮器和外存贮器3、相联存储器是按()进行寻址的存储器A地址指定方式B堆栈存取方式C内容指定方式D地址指定与堆栈存取方式结合4、交叉存储器实质上是一种（）存储器，它能执行独立的读写操作A多模块，并行B多模块，串行C整体式，并行D整体式，串行5、采用虚拟存储器的主要目的是A提高主存储器的存取速度B扩大存储器空间，并能进行自动管理C提高外存储器的存取速度D扩大外存储器的存储空间6、存储周期是指A存储器的读出时间B存储器进行连续读和写操作所允许的最短时间间隔C存储器的写入时间D存储器进行连续写操作所允许的最短时间间隔7、在主存和CPU之间增加cache的目的是A增加内存容量B提高内存的可靠性C解决CPU与内存之间的速度匹配问题D增加内存容量，同时加快存取速度8、存储单元是指：A存放一个二进制信息位的存储元B存放一个机器字的所有存储元集合C存放一个字节的所有存储元集合D存放两个字节的所有存储元集合9、下面说法正确的是A、半导体RAM信息可读可写，且断电后仍能保持记忆B、半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的C、静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失D、ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失判断题10、存储元存储八位二进制信息，是计算机存储信息的最小单位。（）11、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。（）12、外存（辅存）主要强调快速存取，以便使存取速度与CPU速度相匹配。（）13、计算机存储器功能是记忆以二进制形式表示的数据和程序。（）14、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。常用单位有：位/秒或字节/秒。（）填空题15、DRAM存储器的刷新一般有、和三种方式，之所以刷新是因为。16、存储器的技术指标主要有、、和。17、对存储器的要求是，，，为了解决这三方面的矛盾，计算机采用和体系结构。18、CPU能直接访问由和，但不能直接访问。19、虚拟存储器只是一个容量非常大的存储器模型，不是任何实际的存储器，按照主存-外存层次的信息传送单位不同，虚拟存储器有式、式和式三类。20、虚拟存储器指的是层次，它给用户提供了一个比实际空间大得多的空间。21、双端口存储器和多模块交叉存储器属于存储器结构，前者采用技术，后者采用技术。22、主存与CACHE的地址映射有、、三种方式。计算题23、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？24、有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16）构成，设读/写周期为0.1ms，问：1)采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？2)如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率多少？25、CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e。26、设某RAM芯片，其存储容量为16K×8位，问：1)该芯片引出线的最小数目应该是多少？2)存储器芯片的地址范围是多少27、某磁盘组共有4个记录面，每毫米5道，每道记录信息为12288B，最小磁道直径为230毫米，共有275道，磁盘转速为3000转/分。

（1）最低位密度是多少？

（2）数据传输率是多少？

（3）平均等待时间是多少？28、已知cache/主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。29、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600bit/cm，道密度为80道/cm，转速为3600转/分。

（1）计算每条磁道的容量；

（2）计算磁盘的数据传输率；

（3）计算平均等待时间。简答题30、说出至少三种加速CPU和存储器之间有效传输的措施。31、存储保护主要包括哪几个方面？32、计算机存储系统分为哪几个层次？应用题33、CPU执行一段程序时,cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。34、下图为某16位机的主存空间构成示意图，其中RAM为8K*16的随机存储器，ROM位8K*16位的只读存储器。仔细分析该图，并按要求答题。（1）该存储器最大空间有多少？已经构成的空间有多少？（2）图中构成的地址空间分布是怎样的？画出地址空间分布图。35、某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。要求：

（1）画出存储器空间分布图，���确定需要的RAM以及RAM芯片数量；

（2）画出此存储器组成结构图及与CPU的连接图。36、主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？37、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有/CS和/WE信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W(读/写)，/MREQ(访存)。

要求：（1）画出地址译码方案。（2）将ROM与RAM同CPU连接。38、用16K×8位的DRAM芯片组成64K×32位存储器，画出该存储器的组成逻辑框图。39、某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为16K字的存储器，其中RAM为高8K字，ROM为低2K字，最低地址为0。

（1）地址线和数据线各为多少根？

（2）各种芯片的数量是多少？

（3）请画出存储器结构图及与CPU的连接图。答案：1.B2.D3.C4.A5.B6.B7.C8.B9.C10.×11.×12.×13.√14.√15.集中式分散式异步式有电荷泄露、需要定期补充16.存储容量存取时间存储周期存储器带宽17.容量大速度快成本低多级存储18.CACHE内存外存19.逻辑物理段页段页20.主存-外存主存虚拟地址21.并行空间并行时间并行22.全相联直接组相联顺序存储器和交叉存储器连续读出m=4字的信息总量都是：q=64位×4=256位顺序存储器和交叉存储器连续读出4个字所需的时间分别是：T1=mT=4×200ns=800nsT2=T+(m-1)t=200ns+3×50=350ns顺序存储器和交叉存储器的平均存取时间分别是：T1a=T=200nsT2a=350ns/4=87.5ns顺序存储器带宽w1=q/t1=256b/800ns=32×107(b/s)交叉存储器带宽w2=q/t2=256b/350ns=73×107(b/s)24.由题：1)刷新信号间隔为2ms/64=31.25ms，此即刷新信号周期2)设T为读/写周期，且列向16组同时进行刷新，则所需刷新时间为64T，已知T=0.1ms，则死时间率=64T/2000×100%=0.32%25.由题：H=Nc/(Nc+Nm)=5000/5200≈0.96Ta=Tc+(1-H)×Tm=40ns+(1-0.96)×160ns=46.4nsE=Tc/Ta=40ns/46.4ns×100%=86.2%26.由题：1)16K=214，所以地址线为14根，字长8位，所以数据线为8根，加上芯片片选信号CS，读信号RD，写信号WR，电源线、地线，其引出线最小数目为27根。2)存储器芯片的地址范围为：0000H～3FFFH。27.（1）11.5B/mm；（2）614400B/s；（3）10ms。28.主存的存取周期是204ns；cache命中率是94%。29.1）每条磁道的容量是110528B；（2）6631680B/s；（3）8.33ms。30.主要有：加长存储器的字长；采用双端口存储器；加入CACHE；采用多体交叉存储器。31.存储保护一般涉及存储区域保护和访问方式保护两大方面。前者主要有页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、执行三种方式的保护。32.计算机存储系统一般指：CPU内的寄存器、CACHE、主存、外存、后备存储器等五个层次。33.解：先求命中率hh=nc/(nc+nm)＝2420÷(2420＋80)＝0.968则平均访问时间为tata＝0.968×40＋(1-0.968)×240＝46.4(ns)r＝240÷40＝6cache/主存系统的效率为ee＝1/[r＋(1－r)×0.968]＝86.2％34.（1）存储器最大存储空间是64K字，已经构成的空间有24K字；

（2）两个ROM芯片构成存储器的低16K字空间，一个RAM芯片构成存储器的最大地址的8K字空间。分布图略。35.1）图略；需要3片RAM，2片ROM；（2）图略。36.解：

已知主存容量为4MB，虚存容量为1GB∵222＝4M∴物理地址为22位又∵230＝1G∴虚拟地址为30位页表长度为1GB÷4KB＝230÷212=218=256K37.1）依题意，主存地址空间分布如右图所示，可选用2片16K×8位的EPROM作为ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,图略解：

组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）

每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15，A14经2：4译码器产生片选信号，逻辑框图略39.（1）地址线14根，数据线8根；2）2片RAM，1片ROM；

（3）图略。第四章1、指令系统中采用不寻址方式的目的主要是()A实现存储程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C可以直接访问外存D提供扩展操作码的可能并降低指令译码难度2、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采()A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式3、寄存器间接寻址方式中，操作数处在()A通用寄存器B堆栈C主存储器D程序计数器4、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP所指示的栈顶单元，如果进栈的操作是：(A)-〉MSP,(SP)-1-〉SP,那么出栈的操作应为：A、(MSP)－〉A,(SP)+1－〉SPB、(SP)+1－〉SP,(MSP)－〉AC、(SP)-1－〉SP,(MSP)－〉AD、(MSP)－〉A,(SP)-1－〉SP5、用某个寄存器的值做操作数地址的寻址方式称为（）寻址。A直接B间接C寄存器D寄存器间接6、指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式，可以实现()A堆栈寻址B程序的条件转移C程序的无条件转移D程序的条件转移或无条件转移7、变址寻址方式中，操作数的有效地址等于：A基值寄存器内容加上形式地址（位移量）B堆栈指示器内容加上形式地址（位移量）C变址寄存器内容加上形式地址（位移量）D程序记数器内容加上形式地址（位移量）8、从以下有关RISC的描述中，选择最合适的答案。A、采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。B为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。C、RISC的主要目标是减少指令数，提高指令执行效率。D、RISC设有乘、除法指令和浮点运算指令。判断题引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提高编程灵活性等（）10、指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。（）填空题11、地址码表示。以其数量为依据，可以将指令分为、和等几种。12、形成操作数地址的方式，称为方式。操作数可以放在寄存器、寄存器、和中。13、堆栈是一种特殊的寻址方式，它采用原理。按结构不同分为堆栈和堆栈。14、二地址指令中，操作数的物理位置有三种型式，分别是型、型和型。15、形成指令地址的方式，称为方式，有寻址和寻址两种。16、指令格式是指令用和表示的结构形式，指令格式由字段和两字段组成。17、一个较完善的指令系统应包含：类指令，类指令，类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令等。18、从计算机指令系统的角度看当前的计算机指令系统结构分为两大类：、。19、指令寻址方式主要有（实现指令逐条顺序执行，PC+1->PC）和（实现程序转移）。20、根据操作数所在位置，指出其寻址方式（填空）：（1）操作数在寄存器中，为寻址方式。（2）操作数地址在寄存器，为寻址方式。（3）操作数在指令中，为寻址方式。（4）操作数地址（主存）在指令中，为寻址方式（5）操作数的地址，为某一寄存器内容与位移量之和可以是、、寻址方式。21、指令系统是表征一台计算机的重要因素，它的和不仅直接影响到机器的硬件结构，也影响到。22、指令字长度分为、、三种形式。计算题23、设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指令给出的位移量D=00010101B，该指令占用2个字节，试计算：1）取该指令时PC的内容；2）该指令执行结束时PC的内容。简答题24、指令格式结构如下所示，试分析指令格式及寻址方式特点。31252423…20190OPI目标寄存器20位地址25、说明RISC指令系统的主要特点。26、一个比较完善的指令系统应该包括哪几类指令？答案：1.B2.C3.C4.B5.D6.D7.C8.C9.√10.√11.操作数的地址零地址指令一地址指令二地址指令三地址指令.12.数据寻址专用通用内存指令13.数据先进后出寄存器存储器14.寄存器-寄存器（RR）寄存器-存储器（RS）存储器-存储器（SS）15.指令寻址顺序跳跃16.二进制代码操作码地址码17.数据传送算术运算逻辑运算18.复杂指令集计算机（CISC）精简指令集计算机（RISC）19.顺序寻址方式跳跃寻址方式20.寄存器直接寄存器间接立即直接相对基值变址21.性能格式功能系统软件22.单字长半字长双字长23.1）PC=20H；2）PC=PC+D+2=20H+2+00010101B=37H24.1)单字长二地址指令

2)OP有7位,最多可以指定128条指令

3)RS型指令,目标寄存器4位(可指定16寄存器),源操作数由20位地址指定,根据I的取值可以是直接寻址或是间接寻址指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数/存数指令访问存储器。26.数据传送指令，算术运算指令，逻辑运算指令，程序控制指令，输入/输出指令，堆栈指令，字符串指令，特权指令。第五章1、一般机器周期的时间是根据（）来规定的。A主存中读取一个指令字的时间B主存中读取一个数据字的时间C主存中写入一个数据字的时间D主存中读取一个数据字的时间2、存放微程序的控制存储器称为：A高速缓冲存储器B控制存储器C虚拟存储器D主存储器3、计算机操作的最小时间单位是：Ａ、时钟周期Ｂ、指令周期Ｃ、CPU周期Ｄ、微指令周期4、以下叙述中正确描述的句子是：A同一个CPU周期中，可以并行执行的微操作叫相容性微操作B同一个CPU周期中，可以并行执行的微操作叫相交性微操作C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D同一个CPU周期中，可以并行执行的微操作叫排他性微操作5、在CPU中跟踪指令后继地址的寄存器是：A、MARB、PCC、IRD、PSW6、同步控制是:A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式7、下列部件中不属于控制器的是：Ａ、IRＢ、操作控制器C、PCD、PSW判断题指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。（）9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。（）10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。（）11、程序计数器用于存放CPU正在执行的指令的地址。（）12、地址寄存器用于存放当前执行的指令码，供进行指令译码。（）13、时钟周期是CPU处理操作的最大时间单位。（）14、并发性指两个或两个以上事件在同一时间间隔内发生。（）15、微程序控制器的优点：规整性、灵活性、可维护性强。（）16、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作。（）17、微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。（）18、硬布线控制器的缺点：增加了到控存中读取微指令的时间，执行速度慢。（）填空题19、请在括号内填入适当答案。在CPU中：(1)保存当前正在执行的指令的寄存器是；(2)保存当前正要执行的指令地址的寄存器是；(3)算术逻辑运算结果通常放在和。20、微程序控制器由、、三大部分组成，其中是ROM存储器，用来存放。21、并行处理技术主要有三种形式：并行、并行和并行。22、微指令格式中，微指令的编码通常采用以下三种方式：、和。23、在程序执行过程中，控制器控制计算机的运行总是处于、分析指令和的循环当中。24、CPU的四个主要功能是、、和。25、目前的CPU包括、和CACHE。26、CPU从主存取出一条指令并执行该指令的时间叫，它常用若干个来表示，而后者又包含若干个。27、由于数据通路之间的结构关系，微操作可分为和两种。28、微程序设计技术是利用方法设计的一门技术，具有规整性、、可维护性等一系列优点。29、流水CPU中的主要问题是：相关、相关和相关。30、硬布线器的设计方法是：先画出流程图，再利用写出综合逻辑表达式，然后用等器件实现。计算题31、在流水线浮点加法器中，假设有取指、译码、执行和回写四个过程段，每个过程段所需要的时间分别为：T1=60ns，T2=50ns，T3=90ns，T4=80ns，试计算该加法器的加速比是多少。简答题32、解释机器指令和微指令的关系。33、计算机内有哪两股信息在流动？如何区分它们？34、简述CPU基本功能35、简述什么是微指令？36、简述什么是微命令？37、简述什么是指令周期？38、简述什么是微程序控制器？应用题39、流水线中有写后读、读后写和写后写三种数据相关冲突，试判断下面指令存在哪种类型的数据相关。

I1：ADDR1，R2，R3；R2+R3->R1

I2：SUBR4，R1，R5；R1-R5->R440、流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。

(1)I1LADR1，A；M（A）→R1，M（A）是存储器单元

I2ADDR2，R1；（R2）+（R1）→R2

(2)I3ADDR3，R4；（R3）+（R4）→R3

I4MULR4，R5；（R4）×（R5）→R4

(3)I5LADR6，B；M（B）→R6，M（B）是存储器单元

I6MULR6，R7；（R6）×（R7）→R641、今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。

请问：

（1）流水线的操作周期应设计为多少？

（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。

（3）如果在硬件设计上加以改进，至少需推迟多少时间？42、已知某机采用微程序控制方式，其控制存储器容量为：512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。

请问:

（1）微指令中的三个字段分别应为多少位？

（2）画出围绕这种微指令格式的微程序控制器逻辑框图。43、假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。答案：1.A2.B3.A4.A5.B6.C7.D8.√9.√10.×11.×12.×13.×14√15.√16.√17.√18.×19.指令寄存器IR程序计数器PC通用寄存器数据缓冲寄存器DR20.控制存储器微指令寄存器地址转移逻辑控制存储器微程序21.时间空间时间及空间22.直接表示法编码表示法混合表示法23.取指令执行指令24.指令控制操作控制时间控制数据加工25.控制器运算器26.指令周期机器周期时钟周期27.相容性相斥性28.软件控制器灵活性29.资源数据控制30.指令（周期）布尔（逻辑）代数门电路和触发器31.该流水线时钟周期至少为T=90ns，若采用非流水方式进行，则其所需要的时间为T1+T2+T3+T4=60+50+90+80=280ns，因此加速比=280/90≈3.1。32.机器指令是控制计算机完成一个基本操作的命令；微指令则是控制部件中一组实现一定操作功能的微命令的组合。在微程序控制器中，一条机器指令需要由一组微指令组成的微程序来完成，即微程序完成对机器指令的解释执行。因此，一条机器指令对应多条微指令。33.一股是控制信息，即操作命令，其发源地是控制器，流向各个部件，形成指令流；一股是数据信息，它受控制信息的控制，从一个部件流向另一个部件，形成数据流。一般地，取指周期从内存读出的信息流是指令流，流向控制器；而执行周期从内存读出或向内存写入的信息流是数据流，在内存和运算器之间交互。34.解：(1)指令控制：程序的顺序控制，称为指令控制。

(2)操作控制：管理并产生每条指令的操作控制信号，并把操作控制信号送往相应的部件，从而控制这些部件按指令的要求进行动作。

(3)时间控制：对各种操作实施时间上的定时，称为时间控制。

(4)数据加工：对数据进行算术运算和逻辑运算处理。35.解：每个微周期的操作所需的控制命令构成一条微指令。微指令包含了若干微命令信息。解：微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位。解：指令周期是指取出并执行一条指令的时间。它由若干个CPU周期组成。38.解：微程序控制器是采用微程序方式构成的控制器，以若干有序微指令组成的微程序解释执行一条机器指令。它由控制存储器、微指令寄存器、地址转移逻辑等构成。39.解：在I2指令进入流水线时，可能出现在I1指令写入R1前就读出R1内容，发生了写后读相关。解：1）写后读（RAW）相关；

（2）读后写（WAR）相关，但不会引起相关冲突；

（3）写后读（RAW）相关、写后写（WAW）相关解：(1)流水线的操作时钟周期t应按四步操作中最长时间来考虑,所以t=100ns；(2)两条指令发生数据相关冲突情况：:

ADDR1,R2,R3;R2+R3→R1

SUBR4,R1,R5;R1-R5→R4

两条指令在流水线中执行情况如下表所示:略

ADD指令在时钟4时才将结果写入寄存器R1中,但SUB指令在时钟3时就需读寄存器R1了，显然发生数据相关，不能读到所需数据，只能等待。如果硬件上不采取措施,第2条指令SUB至少应推迟2个操作时钟周期，即t=2×100ns=200ns；

(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，即t=100ns。42.解：（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位。

微命令字段则是：（48－4－9）=35位。

（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。略

其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。43.解：微指令条数为：（4-1）×80+1=241条

取控存容量为：256×32位=1KB第六章1、在集中式总线仲裁中，（）方式对电路故障最敏感。A菊花链方式B独立请求方式C分布式D计数器定时查询方式2、计算机使用总线结构的主要优点是便于实现积木化，同时：A减少了信息传输量B提高了信息传输的速度C减少了信息传输线的条数D加重了CPU的工作量3、系统总线中地址线的功能是：A选择主存单元地址B选择进行信息传输的设备C选择外存地址D指定主存和I/O设备接口电路的地址4、采用串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为：A、960B、873.C、1372D、4805、在计数器定时查询方式下，若每次计数从0开始，则()A设备号小的优先级高B设备号大的优先级高C每个设备使用总线的机会相同D以上都不对6、系统总线是指()A运算器、控制器、寄存器之间的连接部件B运算器、寄存器、主存之间的连接部件C运算器、寄存器、外围设备之间的连接部件D、CPU、主存、外围设备之间的连接部件7、在集中式总线仲裁中，()方式相应最快。A链式查询B独立请求C计数器定时查询D不能确定8、计算机系统的输入输出接口是()之间的交接界面���A、CPU与存储器B、存储器与外围设备C、主机与外围设备D、CPU与系统总线9、在集中式总线仲裁中，（）方式响应时间最快。A链式查询B独立请求C计数器定时查询D分布10、同步通信之所以比异步通信具有较高的传输速率，是因为：A同步通信不需要应答信号且总线长度比较短B同步通信用一个公共的时钟信号进行同步C同步通信中，各部件存取时间比较接近D以上各项因素的综合结果判断题11、波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。1200波特率即指信号能在1秒钟内改变1200次值。（）12、总线带宽是衡量总线性能的重要指标，它定义了总线本身所能达到的最高传输速率（但实际带宽会受到限制）。（）13、分时传送即指总线复用或是共享总线的部件分时使用总线。（）14、实现高速CPU与低速外设之间工作速度上的匹配和同步是计算机接口的主要功能之一。（）填空题15、在总线上，由一个主方向多个从方进行写操作称为；多个从方的数据在总线上完成AND或OR操作称为。16、按照总线仲裁电路的位置不同，总线仲裁分为式仲裁和式仲裁。17、在单机系统中，三总线结构的计算机的总线系统由、和等组成。18、在一个16位的总线系统中，若时钟频率是100MHz，总线的周期为5个时钟周期，则总线带宽是19、目前的CPU包括、和CACHE。20、单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总线称为；中、低速I/O设备之间互相连接的总线称为；同一台计算机系统内的高速功能部件之间相互连接的总线称为。简答题21、简述常见的总线仲裁方式。22、简述波特率和比特率的区别。23、简述接口的典型功能。24简述总线特性包括哪4个方面。应用题25、设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？26、设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含一个起始位，7个数据位，一个奇校验位，一个结束位，试计算其波特率和比特率。27、某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ，求总线带宽是多少？28、用异步通信方式传送字符"A"和"8"，数据有7位，偶校验1位。起始位1位,停止位l位，请分别画出波形图。答案：1.A2.C3.D4.A5.A6.D7.B8.C9.B10.D11.√12.√13.√14.√15.广播广集16.集中分布17.系统总线内存总线I/O总线18.40MB/S19.控制器运算器20.s内部总线I/O总线系统总线解：仲裁方式：（1）集中式仲裁方式：

①链式查询方式；

②计数器定时查询方式；

③独立请求方式；

（2）分布式仲裁方式。波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数。

标准波特率有：1200、2400、4800、9600、19200等，

1200波特率即指信号能在1秒钟内改变1200次值。

二进制系统中，信息的最小单位是比特，仅当每个信号元素代表一比特信息时，波特率才等于比特率。解：接口通常具有：控制、缓冲、状态、转换、整理、程序中断等功能。24.物理特性：描述总线的物理连接方式（电缆式、主板式、背板式）；功能特性：描述总线中每一根线的功能；电气特性：定义每一根线上信号的传递方向、传递方式（单端方式或差分方式等），以及有效电平范围；时间特性：定义了总线上各信号的时序关系。解：总线带宽=8B×60×106/5=96MB/s解：波特率=（1+7+1+1）×20=200波特，

比特率=20×7=140b/s解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，

根据定义可得：

Dr＝T/D=D×1/ｆ＝8B×70×106/s=560MB/28.解：字符A的ASCII码为41H=1000001B；

字符8的ASCII码为38H=0111000B；

串行传送波形图为：略第七章1、计算机的外围设备是指：A输入/输出设备B外存设备C通信设备D除主机外的其他设备2、下列外存中，属于顺序存取存储器的是：A、U盘B、硬盘C、磁带Ｄ、光盘3、显示器的颜色数为256色，则刷新存储器每个单元的字长应该为：A、256位B、8位C、7位D、16位4、CRT的颜色数为256色，则刷新存储器每个单元的字长应该为：A、256位B、8位C、7位D、16位判断题光盘的优点是存储容量较大、耐用、易保存等。（）6、磁盘的找道时间和等待时间是随机的，所以一般取随机时间。（）位密度是指磁道单位长度上能记录的二进制位数。（）8、磁盘的存取时间包括找道时间、等待时间和读写时间。（）9、道密度是指沿磁盘半径方向单位长度上的磁道数。（）10、分辨率指显示器所能表示的像素个数，像素越密，分辨率越高，图像越模糊。（）11、灰度级指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越高，图像层次越清楚逼真。（）12、常见的打印机分为：点阵针式打印机、激光打印机、喷墨打印机。（）填空题13、显示设备工作时，为了不断提供刷新图像的信号，必须把帧图像信息存储在存储器中。14、按读写性质划分，光盘可以分为型光盘、型光盘和型光盘三种。15、汉字在输入时采用，在存储时采用，在显示或打印时采用。16、磁盘上访问信息的最小物理单位是。17、显示器上构成图像的最小单元或图象中的一个点称为，磁盘记录面上的一系列同心圆称为。计算题18、设某硬盘有20个磁头，1024个柱面，每柱面46个扇区，每扇区可记录512字节。试计算该硬盘的容量。19、设显示器分辨率为1024×768，颜色深度3B，帧频为72Hz，计算刷新屏幕时存储器带宽是多少？20、某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ，求总线带宽是多少？21、某显示器的分辨率为800×600，灰度级为256色，试计算为达到这一显示效果需要多少字节？简答题22、说明外围设备有哪几种类型。23、说明磁盘找道时间和等待时间的含义。应用题24、某磁盘存贮器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。

问：

（1）磁盘存贮器的容量是多少？

（2）最高位密度与最低位密度是多少？

（3）磁盘数据传输率是多少？

（4）平均等待时间是多少？答案：1.D2.C3.B4.B5.√6.×7.√8.√9.√10.×11.√12.√13.刷新14.只读一次重写15.汉字输入编码汉字机内码汉字字模编码16.记录块（扇区）17.像素磁道磁盘容量=20×46×1024×512B=460MB所需带宽=1024×768×3B×72/s=768K×216B=162MB/s解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：Dr＝T/D=D×1/ｆ＝8B×70×106/s=560MB/所需字节数为：256色即28，每像素占8位=1字节，则800×600×B=480000B22.输入设备、输出设备、外存设备、数据通信设备、过程控制设备磁盘找道时间是指磁头移动到信息所在磁道所需要的时间，一般是一个平均时间值。等待时间是指磁头等待当前磁道上对应扇区的信息到达磁头下的时间，也一般是个平均时间值。24.解：

（1）每道记录信息容量=12288字节

每个记录面信息容量=275×12288字节

共有4个记录面，所以磁盘存储器总容量为：

4×275×12288字节=13516800字节

（2）最高位密度D1按最小磁道半径R1计算（R1=115mm）：

D1=12288字节/2πR1=17字节/mm

最低位密度D2按最大磁道半径R2计算：

R2=R1+（275÷5）=115+55=170mm

D2=12288字节/2πR2=11.5字节/mm

（3）磁盘传输率C=r·N

r=3000/60=50周/秒

N=12288字节（信道信息容量）

C=r·N=50×12288=614400字节/秒

（4）平均等待时间=1/2r=1/(2×50)=10毫秒第八章1、采用DMA方式传递数据时，每传送一个数据就要占用一个时间。A指令周期B时钟周期C机器周期D存储周期2、采用DMA方式传送数据时，每传送一个数据就要占用一个（）的时间。A指令周期B.机器周期C.存储周期D.总线周期3、在中断响应过程中，（）操作可以通过执行程序实现。A关中断B保护断点C保护现场D读取中断向量4、在关中断状态，不可响应的中断是：A可屏蔽中断B硬件中断C软件中断D不可屏蔽中断5、中断向量地址是：A子程序入口地址B中断服务程序入口地址C中断服务程序入口地址指示器6、下列陈述中正确的是：A、在DMA周期内，CPU不能执行程序B、中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来C、DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期D、输入输出操作的最终目的是要实现CPU与外设之间的数据传输7、为了便于实现多级中断，保存现场信息最有效的方法是采用：A通用寄存器B堆栈C存储器D外存判断题8、中断处理过程为：中断请求→中断源识别判优→中断响应→中断处理→中断返回（）9、为相互兼容，方便系统扩展，采用了通用I/O标准接口（）10、CPU将部分权力下放给通道，由通道实现对外设的统一管理，并负责外设与内存间的数据传送。（）11、DMA控制器即采用DMA方式的外设与系统总线之间的接口电路。（）填空题12、DMA技术的出现使得高速外围设备可通过DMA控制器直接访问。13、PC系统有两类中断源：①由CPU外部的硬件信号引发的称为，它分为中断和中断；②由指令引发的称为，其中一种是执行引发的，另一种是引发的。14、常用的外围设备的I/O控制方式有：、、、、。简答题15、什么是中断嵌套？16、什么是中断？17、说明外围设备的I/O控制方式分类及特点。18、一次中断过程大致可以分为哪些过程？答案：1.D2.C3.C4.A5.C6.D7.B8.√9.√10.√11.√12.内存储器13.外部中断可屏蔽不可屏蔽异常软件中断指令出错或故障14.程序查询方式程序中断方式直接内存访问（DMA）方式通道方式外围处理机方式15.每一个中断源有一个优先权，一般来说，优先权高的中断级可以打断优先权低的中断服务程序，以程序嵌套方式进行工作。16.计算机在执行正常程序的过程中，出现某些异常事件或某种请求时，处理机暂停执行当前程序，转而执行更紧急的程序，并在执行结束后，自动恢复执行原先程序的过程。17.1.主要有：1)程序查询方式：CPU和操作和外围设备的操作能够同步，且硬件结构比较简单。2)程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即响应，节省CPU的时间开销，但其硬件结构要稍微复杂一些3)直接内存访问（DMA）方式：数据传送速度很高，传送速率仅仅受到内存访问时间的限制。需要更多硬件，适用于内存和高速外设之间大批数据交换的场合。4)通道方式：可实现对外设的统一管理和外设与内存之间的数据传送，显著提高CPU的工作效率外围处理机方式：时通道方式的进一步发展，基本上独立于主机工作，结构更接近于一般处理机主要有：1)中断申请2)排队判优3)中断响应4)中断处理。包括现场保护，中断服务程序执行等5)中断返回研究生统考原题1、某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是(2011年原题、第八章：输入输出系统)A、0.02%B、0.05%C、0.20%D、0.50%2、在系统总线的数据线上，不可能传输的是(2011年原题、第六章：总线系统)A指令B操作数C握手（应答）信号D中断类型号3、假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是(2011年原题、第八章：输入输出系统)A每个指令周期中CPU都至少访问内存一次B每个指令周期一定大于或等于一个CPU时钟周期C空操作指令的指令周期中任何寄存器的内容都不会被改变D当前程序在每条指令执行结束时都可能被外部中断打断4、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不、属于偏移寻址方式的是(2011年原题、第四章：指令系统)A间接寻址B基址寻址C相对寻址D变址寻址5、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是(2011年原题、第三章：存储系统)A、22位B、23位C、25位D、26位6、某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是(2011年原题、第五章：中央处理器)A、CF+OF=1B、/SF+ZF=1C、/(CF+ZF)=1D、/(CF+SF)=17、下列给出的指令系统特点中，有利于实现指令流水线的是(2011年原题、第四章：指令系统)

Ⅰ.指令格式规整且长度一致Ⅱ、指令和数据按边界对齐存放Ⅲ、只有Load/Store指令才能对操作数进行存储访问A、仅Ⅰ、ⅡB、仅Ⅱ、ⅢC、仅Ⅰ、ⅢD、Ⅰ、Ⅱ、Ⅲ8、下列各类存储器中，不采用随机存取方式的是(2011年原题、第三章：存储系统)A、EPROMB、CDROMC、DRAMD、SRAM9、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85HZ，显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（）(2010年原题、第七章：外围设备)A、245MbpsB、979MbpsC、1958MbpsD、7834Mbps10、假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是(2009年原题、第三章：存储系统)A、5%B、9.5%C、50%D、95%11、下列选项中，能引起外部中断的事件是(2009年原题、第八章：输入输出系统)A键盘输入B除数为0C浮点运算下溢D访存缺页12、假定变量i，f，d数据类型分别为int，float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示），已知i=785，f=1.5678E3，d=1.5E100、若在32位机器中执行下列关系表达式，则结果为真是（）(2010年原题、第二章：运算方法和运算器)

（I）i==(int)(float)I（II）f==(float)(int)f（Ⅲ）f==(float)(double)f（IV）(d+f)-d==fA、仅I和IIB、仅I和IIIC、仅II和IIID、仅III和IV13、假定用若干个2k×4位芯片组成一个8k×8位存储器，则地址0B1FH所在芯片的最小地址是（）(2010年原题、第三章：存储系统）A、0000HB、0600HC、0700HD、0800H14、下列有关RAM和ROM的叙述中，正确的是（）(2010年原题、第三章：存储系统)

IRAM是易失性存储器，ROM是非易失性存储器IIRAM和ROM都采用随机存取方式进行信息访问IIIRAM和ROM都可用作CacheIVRAM和ROM都需要进行刷新A、仅I和IIB、仅II和IIIC、仅I，II，IIID、仅II，III，IV15、下列命令组合情况中，一次访存过程中，不可能发生的是（）(2012年原题、第三章：存储系统)A、TLB未命中，Cache未命中，Page未命中B、TLB未命中，Cache命中，Page命中C、TLB命中，Cache未命中，Page命中D、TLB命中，Cache命中，Page未命中16、下列寄存器中，汇编语言程序员可见的是（）(2010年原题、第五章：中央处理器)A存储器地址寄存器（MAR）B程序计数器（PC）C存储器数据寄存器（MDR）D指令寄存器（IR）17、下列不会引起指令流水阻塞的是（）(2010年原题、第五章：中央处理器)