电子设计自动化智慧树知到课后章节答案2023年下哈尔滨职业技术学院VIP

电子设计自动化智慧树知到课后章节答案2023年下哈尔滨职业技术学院哈尔滨职业技术学院

项目一测试

电子设计自动化的英文缩写是（）。

A:EDA

B:CAM

C:CAE

D:CAD

答案:EDA

集成了特定功能的集成电路就叫做（）。

A:CPLD

B:FPGA

C:IC

D:ASIC

答案:ASIC

狭义的EDA开发所必须具备的条件有（）。

A:实验开发系统

B:EDA开发软件及环境

C:计算机

D:掌握一种硬件描述语言

答案:实验开发系统

;EDA开发软件及环境

;计算机

;掌握一种硬件描述语言

EDA知识体系包括（）。

A:CPU指令集

B:EDA工具软件的使用

C:硬件描述语言HDL

D:可编程逻辑器件的原理、结构及应用

答案:EDA工具软件的使用

;硬件描述语言HDL

;可编程逻辑器件的原理、结构及应用

EDA开发设计流程主要包括（）、硬件调试五个步骤。

A:编程或配置

B:设计仿真

C:设计实现

D:设计输入

答案:编程或配置

;设计仿真

;设计实现

;设计输入

在设计输入环节主要包括（）两种方法。

A:程序编写

B:框图绘制

C:图形输入

D:文本输入

答案:图形输入

;文本输入

设计实现主要包括（）两个过程。

A:适配

B:综合

C:配置

D:编程

答案:适配

;综合

EDA开发设计的最后一个环节是（）。

A:硬件调试

B:设计输入

C:设计仿真

D:编程或配置

答案:硬件调试

下列语言中不属于硬件描述语言的是（）。

A:VerilogHDL

B:VHDL

C:python

D:AHDL

答案:python

硬件描述语言编写的程序经过EDA工具的（）综合之后，生成为ASIC设计提供的电路网表文件。

A:编译器

B:适配器

C:综合器

D:仿真器

答案:综合器

项目二测试

下列结构中，不属于典型的VHDL程序结构的有（）。

A:头文件

B:实体

C:库

D:结构体

答案:库

库语句使用（）关键词定义。

A:LIBRARY

B:PACKAGE

C:ARCHITECTURE

D:ENTITY

答案:LIBRARY

实体语句使用（）关键词定义。

A:ENTITY

B:PACKAGE

C:LIBRARY

D:ARCHITECTURE

答案:ENTITY

结构体语句使用（）关键词定义。

A:PACKAGE

B:LIBRARY

C:ARCHITECTURE

D:ENTITY

答案:ARCHITECTURE

设计实体定义设计元件的（）特性。

A:结构

B:数据流

C:内部

D:外部

答案:外部

下列数制基数表示的数字钟错误的是（）。

A:5#40#E1

B:16#E#E1

C:2#111_1011#

D:8#1473#

答案:5#40#E1

下列标识符中错误的是（）。

A:A_B

B:_A

C:A_B_

D:A1

答案:A_B_

常量使用（）关键词定义。

A:CONFIGURATION

B:CONSTANT

C:SIGNAL

D:VARIABLE

答案:CONSTANT

变量使用（）关键词定义。

A:CONFIGURATION

B:SIGNAL

C:CONSTANT

D:VARIABLE

答案:VARIABLE

信号使用（）关键词定义。

A:SIGNAL

B:CONSTANT

C:CONFIGURATION

D:VARIABLE

答案:SIGNAL

项目三测试

下列语句可以实现与非门功能的语句有（）。

A:y＜=NOT(aORb)

B:y＜=aNORb

C:y＜=NOT(aANDb)

D:y＜=aNANDb

答案:y＜=NOT(aANDb)

;y＜=aNANDb

下列语句可以实现或非门功能的语句有（）。

A:y＜=aNORb

B:y＜=NOT(aORb)

C:y＜=NOT(aANDb)

D:y＜=aNANDb

答案:y＜=aNORb

;y＜=NOT(aORb)

下列语句属于信号赋值语句的有（）。

A:y＜=NOT(aANDb)

B:y:=aNANDb

C:y:=NOT(aORb)

D:y＜=aNORb

答案:y＜=NOT(aANDb)

;y＜=aNORb

下列语句属于变量赋值语句的有（）。

A:y:=aNANDb

B:y＜=aNORb

C:y:=NOT(aORb)

D:y＜=NOT(aANDb)

答案:y:=aNANDb

;y:=NOT(aORb)

简单的门电路设计属于（）逻辑电路设计。

A:组合

B:时序

C:SOC

D:SOPC

答案:组合

38译码器设计属于（）逻辑电路设计。

A:SOPC

B:SOC

C:时序

D:组合

答案:组合

设计4选1的多路开关时，选择信号SEL宽度应该为（）位。

A:2

B:4

C:1

D:3

答案:2

在完成的共阳数码管译码器设计基础上，在信号输出前执行（）操作，即可实现共阴数码管设计。

A:取余

B:或

C:与

D:取反

答案:取反

在完成VHDL程序设计，进行EDA工程开发时，VHDL输入文件名字必须与设计实体同名。（）

A:对B:错

答案:对

在进行EDA项目开发时，必须进行工程设置。（）

A:对B:错

答案:对

项目四测试

计数器设计属于（）逻辑电路设计。

A:组合

B:SOPC

C:时序

D:SOC

答案:时序

D触发器设计属于（）逻辑电路设计。

A:组合

B:时序

C:SOC

D:SOPC

答案:时序

在进行1-7模7计数器设计时，计数寄存器的位宽应该定义为（）位。

A:3

B:5

C:2

D:4

答案:3

8位异步复位的可预置加减计数器的设计当中的8位是指采用无符号数据，8位数据的数据范围就是0~255。（）

A:对B:错

答案:对

在进行分频器设计时，计数器的位宽取决于（）。

A:分频系数

B:输出信号频率

C:占空比

D:输入信号频率

答案:分频系数

语句clk’EVENT表示（）。

A:时钟信号clk下降沿

B:时钟信号clk的属性，即clk信号变化时，clk’EVENT为TRUE

C:时钟信号clk上升沿

D:时钟信号clk高电平

答案:时钟信号clk的属性，即clk信号变化时，clk’EVENT为TRUE

在进行门电路设计时，即可以采取操作符功能描述方式，也可以采用数据流的描述方式。（）

A:对B:错

答案:对

在使用CASE语句时，如果WHEN语句后面给出了条件表达式的全部定义域，可以不使用WHENOTHERS语句。（）

A:对B:错

答案:对

分支IFELSE语句可以嵌套。（）

A:错B:对

答案:对

CASE语句必须用ENDCASE语句结束。（）

A:错B:对

答案:对

项目五测试

摩尔型状态机的输出信号只与（）状态有关。

A:上一个

B:下一个

C:触发条件

D:当前

答案:当前

Mealy型状态机的输出信号不仅与当前状态有关，还与（）有关。

A:触发条件

B:输出信号

C:输入信号

D:上一个状态

答案:输入信号

在进行EDA工程开发时，顶层设计文件需要与（）同名。

A:进程

B:工程顶层实体

C:结构体

D:配置

答案:工程顶层实体

在进行EDA工程开发时，仿真文件需要与（）同名。

A:结构体

B:工程顶层实体

C:配置

D:进程

答案:工程顶层实体

状态机一般包含（）两部分。

A:计数器逻辑

B:寄存器逻辑

C:组合逻辑

D:译码器逻辑

答案:寄存器逻辑

;组合逻辑

寄存器逻辑用于存储（）。

A:触发条件

B:执行操作

C:输出控制

D:状态

答案:状态

组合逻辑用于（）。

A:产生触发条件

B:输入信号

C:产生输出信号

D:状态译码

答案:产生输出信号

;状态译码

状态机的输出不仅与当前输入信号有关，还与当前的状态有关，因此状态机（）基本要素。

A:次态

B:动作

C:现态D:条件

答案:次态

;动作

;现态;条件

状态机的输出不仅与当前输入信号有关，还与当前的状态有关。（）

A:错B:对

答案:对

“次态”相对于“现态”而言，“次态”一旦被激活，就转变为新的“现态”了。（）

A:错B:对

答案:对

项目六测试

用VHDL语言编写的VHDL模块程序，经过编译以后，可以生成被顶层（）的元件。

A:调试

B:调用

C:编辑

D:适配

答案:调用

用VHDL语言编写的EDA顶层设计文件，通常利用（）语句实现结构化描述。

A:元件例化语句

B:程序包

C:实体

D:进程

答案:元件例化语句

在VHDL语言中，&表示（）操作。

A:与

B:并置

C:或

D:异或

答案:并置

在EDA工程开发与硬件调试过程中，通常要先进行（）。

A:需求分析与顶层原理框图绘制

B:设计输入

C:设计仿真

D:设计实现

答案:需求分析与顶层原理框图绘制

在VHDL程序设计过程中，绘制流程图和状态图的过程属于（）。

A:设计仿真

B:设计实现

C:设计输入

D:算法设计

答案:算法设计

在EDA的硬件调试过程中，通常要用到下列（）工具、仪器。

A:逻辑分析仪

B:万用表

C:信号发生器

D:示波器

答案:逻辑