点阵实验报告

大连理工大学软件学院《FPGA设计与应用实验》实验报告姓名：王鑫明学号：201292223班级：软1212姓名：席翀宇学号：201292383班级：软1212组号： 实验箱编号： 实验时间：2015年5月20日实验室：嵌入式实验室实验台：SEED教学实验平台_指导教师：王洁成绩：实验2：LED点阵实验实验目的和要求熟悉ISE8.2开发环境，掌握工程的生成方法；熟悉SEED-XDTK_V4实验环境；了解HDL语言在FPGA中的使用；了解定时器的HDL实现。实验内容：定时时钟设计；LED点阵点亮。二、实验原理和内容实验内容：定时时钟设计；LED点阵点亮。三、主要仪器设备及软件编程环境主要仪器设备：SEED-XDTK_V4实验环境软件编程环境：ISE8.2开发环境Modelsim仿真工具四、实验步骤与编程实验步骤：创建工程添加HDL资源文件编写代码`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company://Engineer:////CreateDate:09:43:0004/18/2008//DesignName://ModuleName:dot//ProjectName://TargetDevices://Toolversions://Description:////Dependencies:////Revision://Revision0.01-FileCreated//AdditionalComments:////////////////////////////////////////////////////////////////////////////////////moduledot(CLK_IN,nRST,CPLD_E,DOT_DATA,DOT_CON,AD_nCS,DA_nCS,USB_nCS,LCD_nCS);inputCLK_IN;inputnRST; output[1:0]CPLD_E;output[15:0]DOT_DATA; output[15:0]DOT_CON; outputUSB_nCS; outputAD_nCS; outputDA_nCS; outputLCD_nCS; regCLK_OUT=1'b1; reg[15:0]DOT_CON=16'h0000; reg[15:0]DOT_DATA=16'h0000; reg[13:0]DIV_counter=14'h000; reg[3:0]cnt=4'h0; reg[13:0]cnt1=14'h000; reg[2:0]cnt2=3'h0; parameterDIV_FACTOR=14'h1f98; //CPLD功能切换assignCPLD_E=2'b11;//其他芯片功能禁止assignUSB_nCS=1'b1;assignAD_nCS=1'b1;assignDA_nCS=1'b1; assignLCD_nCS=1'b1; //时钟分频 always@(posedgeCLK_IN) begin if(!nRST) begin CLK_OUT<=1'b1; DIV_counter<=10'h000; end else begin if(DIV_counter<=DIV_FACTOR) begin DIV_counter<=DIV_counter+1; end else begin DIV_counter<=12'h000; CLK_OUT<=!CLK_OUT; end end end//点亮点阵 always@(posedgeCLK_OUT)begin cnt=cnt+1; cnt1=cnt1+1; if(cnt1==14'hf) begin cnt2=cnt2+1; end if(cnt2==3'h0) begin if(cnt==4'h0) begin DOT_CON<=16'h8000; DOT_DATA<=16'h0000; end elseif(cnt==4'h1) begin DOT_CON<=16'h4000; DOT_DATA<=16'hfffe; end elseif(cnt==4'h2) begin DOT_CON<=16'h2000; DOT_DATA<=16'h0104; end elseif(cnt==4'h3) begin DOT_CON<=16'h1000; DOT_DATA<=16'h0100; end elseif(cnt==4'h4) begin DOT_CON<=16'h0800; DOT_DATA<=16'h0100; end elseif(cnt==4'h5) begin DOT_CON<=16'h0400; DOT_DATA<=16'h0100; end elseif(cnt==4'h6) begin DOT_CON<=16'h0200; DOT_DATA<=16'h0100; end elseif(cnt==4'h7) begin DOT_CON<=16'h0100; DOT_DATA<=16'h0100; end elseif(cnt==4'h8) begin DOT_CON<=16'h0080; DOT_DATA<=16'h7ffc; end elseif(cnt==4'h9) begin DOT_CON<=16'h0040; DOT_DATA<=16'h0108; end elseif(cnt==4'ha) begin DOT_CON<=16'h0020; DOT_DATA<=16'h0100; end elseif(cnt==4'hb) begin DOT_CON<=16'h0010; DOT_DATA<=16'h0100; end elseif(cnt==4'hc) begin DOT_CON<=16'h0008; DOT_DATA<=16'h0100; end elseif(cnt==4'hd) begin DOT_CON<=16'h0004; DOT_DATA<=16'h0100; end elseif(cnt==4'he) begin DOT_CON<=16'h0002; DOT_DATA<=16'h7ffc; end elseif(cnt==4'hf) begin DOT_CON<=16'h0001; DOT_DATA<=16'h0008; end end /////////////////////////////////////////////// if(cnt2==3'h1) begin if(cnt==4'h0) begin DOT_CON<=16'h8000; DOT_DATA<=16'h2040; end elseif(cnt==4'h1) begin DOT_CON<=16'h4000; DOT_DATA<=16'h2040; end elseif(cnt==4'h2) begin DOT_CON<=16'h2000; DOT_DATA<=16'h2040; end elseif(cnt==4'h3) begin DOT_CON<=16'h1000; DOT_DATA<=16'h2040; end elseif(cnt==4'h4) begin DOT_CON<=16'h0800; DOT_DATA<=16'h27fc; end elseif(cnt==4'h5) begin DOT_CON<=16'h0400; DOT_DATA<=16'he040; end elseif(cnt==4'h6) begin DOT_CON<=16'h0200; DOT_DATA<=16'h2040; end elseif(cnt==4'h7) begin DOT_CON<=16'h0100; DOT_DATA<=16'h15f4; end elseif(cnt==4'h8) begin DOT_CON<=16'h0080; DOT_DATA<=16'h0a4e; end elseif(cnt==4'h9) begin DOT_CON<=16'h0040; DOT_DATA<=16'h2110; end elseif(cnt==4'ha) begin DOT_CON<=16'h0020; DOT_DATA<=16'h60a0; end elseif(cnt==4'hb) begin DOT_CON<=16'h0010; DOT_DATA<=16'h8040; end elseif(cnt==4'hc) begin DOT_CON<=16'h0008; DOT_DATA<=16'h00a0; end elseif(cnt==4'hd) begin DOT_CON<=16'h0004; DOT_DATA<=16'h1110; end elseif(cnt==4'he) begin DOT_CON<=16'h0002; DOT_DATA<=16'h33f8; end elseif(cnt==4'h