上海工程技术大学微机原理与接口技术yp第5章存储器原理与接口

第5章存储器原理与接口主要内容

存储器分类

多层存储结构

主存储器和存储控制

8086系统的存储器组织

存储器接口举例

1.按构成存储器的器件和存储介质分

用来制作存储器的物质称为介质。三种：

存储器的分类磁表面存储器和磁芯存储器半导体存储器

光盘存储器一、存储器分类

2.按存取方式分三种：

随机存储器RAM(RandomAccessMemory)只读存储器ROM(ReadOnlyMemory)读写存储器顺序存取存储器（SAM）和直接存取存储器（DAM）串行访问存储器SAS(SerialAccessStorage)如磁带如光盘，磁盘

可读可写、断电丢失正常只读、断电不丢失ROM－常驻软件（如BIOS）内存区；RAM－其余的内存区。

3.按在计算机中的作用分三种：

主存储器(内存):是内部存储器，用于保存正在使用或经常使用的程序和数据，如系统软件、系统参数以及正在运行的软件和数据。内存其速度快、容量小、每位价格高，目前主要采用半导体存储器，CPU可以直接

访问，一般为RAM。

高速缓存---用在两个不同工作速度的部件之间，在交换信息时起缓冲作用，一般称之为Cache。辅助存储器(外存)

:海量存储器，外存用来存放当前暂时不用的程序和数据。CPU不能直接用指令对外存储器进行读/写操作，如要执行外存储器存放的程序，必须先将该程序由外存储器调入内存储器。在微机中常用硬磁盘、软磁盘和磁带作为外存储器。――外存只与内存交换信息，而不能被CPU直接访问。外存由顺序编址的“块”所组成。外存的容量大（海量存储器），但由于它多数是机－电装置所构成，所以工作速度较慢。

而外存其速度慢、容量大、每位价格低。4.从器件原理来分：双极型和MOS型

半导体存储器的优点：容量大、成本低、功耗小、体积小、存储速度快、使用方便，且扩容和维护灵活。本章介绍采用半导体存储器及其组成主存的方法

双极型RAM特点是存取速度快，但集成度低，且功耗大。MOS型：速度慢、集成度高、功耗低。详细分类，请看图示半导体存储器只读存储器ROM随机存取存储器RAMMOS型RAM双极型RAM动态RAM静态RAM（SRAM）掩膜式ROM可编程ROM(PROM)可擦除编程ROM(EPROM)电可擦除编程ROM(E2PROM)半导体存储器分类表半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）详细展开，注意对比读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失

按存储单元的结构和生产工艺的不同，可构成下面几种ROM。（1）掩膜式ROM

这种ROM在制作集成电路时，用定做的掩膜进行编程（未金属化的位存“1”；否则存“0”）。

它的每个存储元件由单管构成，因此集成度较高。但它的编程只能由器件制造厂在生产时定型，即一旦制作完毕，其内容就固定了，用户自己无法操作编程。由于其使用可靠，大量生产成本很低，所以当产品已被定型而大批量生产时可选择使用它。只读存储器PC机启动过程：由BIOS（ROM）中的程序进行系统初始化和自检由BIOS中的引导程序将操作系统程序从外存中调入内存（RAM）。进入操作系统界面，然后由操作者将应用程序调入内存运行。（2）PROM

允许用户根据需要编写其中的内容，但只允许编程一次。信息一旦写入便永久固定，不能再改变。（3）EPROM

擦除信息时要从电路上取下，置于紫外线或X光下照射十几分钟，才能将芯片上的信息全部擦除，然后在专用的编程器上将新的信息写入（写入之前应确保芯片是全“1”状态）。EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息1编程就是将某些单元写入信息0（4）E2PROM

擦除信息时，不需要将芯片从电路板上拔下，而是直接用电信号进行擦除，对其编程也是在线操作，因此改写步骤简单。（5）闪存闪烁存储器（Flash）是一种新型半导体存储器，是一种电可擦除、可重写的非易失性的存储器。属于EEPROM，即是通过电的方式进行擦除和重写。与E2PROM相比，但掉电后还可以保持10年左右。Flash具有非易失性、可靠性、高速度、大容量、擦写灵活的特点，是目前被应用得最多的一种存储器，如U盘、MP3、数字相机、数字摄像机、BIOS等。它具有更高的性价比，且体积小、功耗低，使用方便，这几方面综合起来的优势是目前其它半导体存储器技术所无法比拟的。FlashMemory应用需要：存取速度快、存储容量大、价格/位低。但由于技术的或经济的方面原因，存储器的这些特性往往是相互矛盾、相互制约的。用一种存储器很难同时满足这些要求。为了发挥各种不同类型存储器的长处，避开其弱点，应该把他们合理地组织起来，这就出现了存储系统层次结构的概念。

*存储系统的层次结构：

存储体系:存储器一般指存储信息的硬件器件，存储体系（系统）是指由各具特色、不同类型的存储器构成相互依存、相互支持的多个层次，以及与此相关的软、硬件。单一品种的存储器不能同时满足计算机系统的各项要求，而存储体系可以较好地做到统筹兼顾，充分发挥整体优势。二、多层存储结构

金字塔结构：金字塔结构

寄存器Cache内部存储器磁盘存储器磁带存储器光盘存储器微机存储体系的分层结构M0M1M2微机存体系的分层结构寄存器Cahe内部存储器磁盘存储器磁带存储器光盘存储器M0M1M2

内存用来存放CPU当前要运行的程序和数据，CPU可直接用指令对内存进行读/写；外存用来存放CPU当前暂时不用的程序和数据，CPU不能直接用指令对外存进行读/写。

通过软、硬件的结合，内存和外存统一成了一个整体，由内存和外存形成一个存储层次。从整体来看，它解决了存储器的大容量和低成本之间的矛盾。

在现代微机中同时采用内存-外存和Cache-内存这两种存储层次，构成了“Cache-内存-外存”三级存储系统。这三级存储系统的形成满足了现代微机对存储系统在速度、容量及价格上的要求。

在CPU寄存器和内存中间设置高速缓存（Cache）是解决存取速度的重要方法，它构成了高速缓存与内存间的一个存储层次。从CPU的角度看，它解决了速度与成本之间的矛盾。可将整个存储系统看成三级：高速缓存主存（内存）外存（辅存）也可看成两个二级系统：①高速缓存－主存（一级）②主存－外存（一级）请注意：这两个二级存储系统各自的基本功能是不相同的；前者：提高CPU访问存储器的速度；后者：弥补主存容量的不足。注意除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存（内存）辅存（外存）（1）容量指存储器能存储的二进制数的位数。它一般用能存储的字数乘以字长表示，即

存储容量=存储单元数(字数)×字长（位数）单位：bit1、存储器性能指标三、主存储器和存储控制注意:从芯片的规格可知其容量

4K1存储单元数字长,即一个存储单元的位数如：存储容量＝1024

×4（位），指一个芯片内有1024个存储单元，每个存储单元放4位二进制数。

存储芯片的容量=芯片的单元数×每个单元的位数。如：存储容量＝1024

（字）×4（位），指一个芯片内有1024个存储单元，每个存储单元放4位二进制数。

存储容量与地址、数据线个数有关：

芯片的存储容量＝2N×MN：芯片的地址线根数

M：芯片的数据线根数位(bit)存储单元地址00000H00001H00002H00003H……FFFFFH存储体

存储器

微机中的存储器是以字节(8位)字节为单位，也就是说总认为一个字节是“基本”的字长地址引角数有关-2N输入/输出数据线引角数有关—相等。存储单元N存储体N-1

微机中的存储器几乎都是以字节(8位)进行编址的，也就是说总认为一个字节是“基本”的字长所以常常只用可能存储的字节数即存储单元数来表示存储容量计算:有N根地址线，存储器容量为

2NB如：8086CPU有20根地址线，可寻址的存储单元1MB，内存容量就为1MB

寻址的存储单元8位，一个字节（2）存取时间指存数的写操作和取数的读操作占用的时间，一般在芯片外壳的标注上以ns为单位给出存取时间参数。（3）功耗指每个单元所耗的功率单位为微瓦

/单元。也有给出每块芯片总功率的，单位为毫瓦/芯片。

存取时间和功耗两项指标的乘积为速度、功率乘积，是一项重要的综合指标。（4）电源指芯片工作时所需的电源种类。有的芯片只要单一的+5v，有的需要多种电源才能工作。可靠性

可靠性是指存储器对电磁场及温度等变化的抗干扰性，用平均无故障时间来度量，一般为几千小时以上。其它指标体积小、重量轻、价格便宜、使用灵活是微型计算机的主要特点及优点，所以存储器的体积大小、功耗、工作温度范围、成本高低等也成为人们关心的指标。

2、主存储器的基本操作

主存储器的基本操作就是指CPU对主存储器的一次访问：读或写，非读即写，也称存取。存储器与CPU连接主要是地址总线、数据总线和控制线的连接。CPUCPU内存容量：2k字地址总线k位数据总线n位字长n位readwriteCPU与内存连接示意图

CPU对存储器的读/写操作首先是向其地址线发出地址信号，然后向控制线发读/写信号，最后在数据线上传送数据信息。在这种连接中，地址的连接必须满足对芯片所分配的地址范围的要求。

CPU发出的地址信号必须实现两种选择：首先对存储器芯片的选择，使相关芯片的片选端有效，称之为片选；然后在选中的芯片内部再选择某一存储单元，称之为字选。片选信号和字选信号均由CPU发出的地址信号经译码电路产生。

存取操作3.主存储器基本组成（1）存储体（3）地址译码电路（2）外围电路－－读/写（I/O）电路与控制电路其功能是根据输入的地址编码，选中芯片内某个特定的单元。它是用来存储信息的模块，是由许多存储元件按一定规则排列而成的矩阵。存储体读写放大器输入/输出缓冲器地址译码器控制电路地址缓冲器数据线OEWECS存储器的组成框图ABDBA14K*1位存储器二维地址译码示意图DB

地址输入缓冲器X地址译码器0,00,6363,063,63……Y地址译码器I/O电路X0X63A0A2A3A4A5A7A11DDDY0Y63A6A8A9A10输入/输出缓冲控制电路R/WCS...............典型的RAM示意图地址输入缓冲器存储矩阵64×64＝4KD芯片的规格

256K1存储单元数（字）字长,即一个存储单元的位数存储体芯片注意:从芯片的规格可知其容量多字一位片;称位结构，如512K×1多字多位片;称字结构，如256K×4存储体存储芯片的容量=芯片的单元数×每个单元的位数。如：存储容量＝1024

（字）×4（位），指一个芯片内有1024个存储单元，每个存储单元放4位二进制数。

存储容量与地址、数据线个数有关：

芯片的存储容量＝2N×MN：芯片的地址线根数

M：芯片的数据线根数以静态RAM（SRAM）为例

静态RAM的基本存储单元电路通常由6个MOS管子（T1~T

6）组成。

T1,T3及T2,T4两个NMOS反相器交叉耦合组成双稳态触发器。基本存储电路

它用来存储1位二进制信息(0或1)，

它是组成存储器的基础。

下图为MOS六管静态存储元电路图:

行选线x

译码线(I/O)外部数据定义:若T1导通而T2截止,存入信息为0;若T1截止而T2导通,存入信息为1T8字线……列选线译码线T7(I/O)外部数据ABT6Vcc＋5vT3T4T1T2T5D位线D位线DA点的电平高低分别代表1或0

触发器概念触发器是能够实现记忆功能的元件，各种时序电路通常都是由触发器构成。触发器具有两个稳定状态，有一个或两个输出端，接通电源后两个输出端就有相异的状态，而且当输入端加上触发信号时，输出会发生反转，故称为触发器。触发信号取消后，触发器保持原状态不变，直到重新输入触发信号时发生变化，具有记忆功能，可构成计数器、寄存器和存储器。单元存储电路工作原理T3、T4两个MOS管持续导通，用作“负载电阻”；2.T1、T2是工作管，两个MOS管“背靠背”连接，它们的状态相反；3.由T1、T2、T3、T4组成的存储电路有两种稳定状态0，1；4.没有外来信号影响时，存储电路的状态保持不变；5.(T5，T7)，(T6，T8)控制单元存储电路与外部的连通，它们受行线X和列线Y控制。静态存储器用双稳态触发器存储信息，一旦电压消失，原存储的状态同时消失，再次上电时，原来的信息不能恢复。主要缺点有两个：由于静态RAM基本存储电路中包含的管子数目比较多，所以芯片容量较小；由于两个交叉耦合的管子T1、T2总有一个处于导通状态，所以会持续地消耗功率，使得SRAM功耗较大。主要优点是：无需进行刷新，因此简化了外部电路。

静态RAM的特点静态RAMSRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址列选择信号数据输入/输出线行（字）选择信号QC单管动态RAM基本存储电路动态RAM通常由单管组成Cd三管DRAM四管DRAM动态RAMDRAM的基本存储单元是单个场效应管MOS及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址DRAM的刷新

由于DRAM是以MOS管栅极和衬底间的电容上的电荷来存储信息的，而MOS管栅极上的电荷会因漏电而泄放，所以存储单元中的信息只能保持若干毫秒。为此，要求在1~3ms中周期性地刷新存储单元，而DRAM本身不具备刷新功能，必须附加刷新电路。刷新是指将存储单元的内容重新按原样设置一遍，而不是将所有单元都清零。地址译码有两种工作方式：单译码方式---将地址编码的全部位用一个译码器进行译码，也称字结构。双译码方式---将地址编码平分为两部分，用两个译码器分别进行译码，也称复合译码结构。这样方式可大大简化芯片的设计。地址译码器地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构A1X地址译码器1,11,3232,132,32……Y地址译码器1，0X1X32A6DDDY1Y32A5A7A8A9A3A0A2A4...............存储矩阵32×32D双译码存储电路行X译码32行×32列构成1024个单元列Y译码和I/O控制A0A1A2A3A4X1X2X31X32Y1Y2Y32数据输入数据输出R/WCEA9A8A7A6A5双译码结构（32行×32列组成的矩阵）

例：已知某存储器芯片规格为1K×8，试比较内部采用两种不同地址译码方式时，使用译码器驱动线的多少。解：芯片为1K×8，即地址输入线数目n=10，则单译码方式地址译码驱动线数目=2n=210=1024。双译码方式取X向、Y向各n/2=5位译码，X向（Y向）地址译码驱动线数目为2n/2=25=32条。双译码方式地址译码驱动线数目为2n/2+2n/2=32+32=64。两者相比，双译码时地址驱动线的数目减少到单译码的1/16。

读/写---由读/写放大器和数据寄存器组成，是数据输入、输出的通道。控制电路---对存储器的读/写操作进行控制。当存储器进行读/写操作时，CPU要发出RD或WR及产生片选信号CS，用来对存储芯片进行选择。外围电路－－读/写电路与控制电路

1.8086系统中存储器组成特点

8086CPU的地址总线有20条，它的存储器是以字节为存储单元组成的，每个字节对应一个唯一的地址码，所以具有1MB(地址范围00000H～FFFFFH)的寻址能力。

8086CPU数据总线16位，与8086CPU对应的1MB存储空间可分为两个512KB(524288B)的存储体。其中一个存储体由奇地址的存储单元(高字节)组成，另一个存储体由偶地址的存储单元(低字节)组成。前者称为奇地址的存储体，后者称为偶地址的存储体。四、8086系统的存储器组织D8~D15奇地址存储器SELA18~A0D7~D0偶地址存储器SELA18~A0数据总线DB7~DB0数据总线DB15~DB8BHE地址总线A19~A1A08086系统存储器组成原理图D7~D08086存贮器的高低位存储器的选择

2.8086cpu与存储器的接口

8086最小模式系统存储器的接口

8086CPU存储器子系统AD15~AD0RDM/IOA19~A0ALEBHEWRDT/RDEN3、接口设计一些问题存储芯片与CPU总线的连接，还要考虑具体问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件CPU总线时序和存储芯片的存取速度配合CPU能否与存储器的存取速度相配合存储器地址分配和片选问题总线驱动CPU的总线驱动能力有限单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动双向传送的数据总线，可以采用三态双向驱动器来加以驱动

时序配合分析存储器的存取速度是否满足CPU总线时序的要求如果不能满足：考虑更换芯片总线周期中插入等待状态TW五、存储器接口举例五、存储器接口举例1、R0M扩展电路规格有：

2716容量2KB，地址线11根2732容量4KB，地址线12根

27系列EPROM271627328位型号与字数有直接关系27后边的数除以8是以KB为单位的容量外形顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息1编程就是将某些单元写入信息028An－1.。..A0..地址线An－1.。..A0..地址线D7.。..D0..数据线VppVccGND电源线控制线OECS常用的存储器管脚：地址线、数据线、读写线和片选总线电源部分编程电压VPPVCC,GND控制部分片选CS读写OE逻辑图O0~O7A0A10地址输入数据输出2K×8ROM27160E读控制线CS2716（2K×8）EROM片子的符号表示控制线VppA12A7A6A5A4A3A2A1A0O0O1O2GNDVCCA14A13A8A9A11OEA10CS/PGMO7O6O5O4O3

27256ROM12356789101112131415161718192042122232425262728存储容量为32kB（32K×8）28个引脚：15根地址线A14～A08根数据线O7～O0片选CS/编程PGM读写OE编程电压VPP电源Vcc地GNDEPROM芯片27256

设计一个ROM扩展，容量为32K字，地址从

00000H开始。(注：只读存储器都是16位操作)

第一步：选芯片及其片数

27256EPROM（32KB=32K×8

）所以需15根地址线，8根数据线

预设计容量32K字＝32K×2B=64KB

所以选择2片

例5-1第二步：存储器芯片与CPU的连接存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线存储芯片的数据线

27256EPROM（32K×8）有8根数据线：

一片与CPU数据线低8位连接，即D0-D7另一片与CPU数据线高8位连接，即D8-D15设计64KBROM的地址范围00000H0FFFFH全0全100000000地址范围A15～A0A19A18A17A16最小地址号最大地址号存储芯片的地址线

而27256EPROM（32K×8）有15根地址线，A14～A0，分别对应CPU地址线A15～A1。

存储芯片的片选端

门电路译码A19A18A17A16YM/IO组合逻辑存储芯片的读写控制线RD与OE连A1A0F0F1F2F3A0Y0Y1存储器地址分配问题：在进行存储器与CPU的连接前，首先要确定内存容量的大小，并选择存储器芯片容量的大小。在配置内存时，往往要选择若干个存储器芯片才能达到容量要求。存储器地址分配问题是指选择好的存储器芯片如何同CPU有效地连接，并有效地寻址。在由多个存储器芯片组成的内存中，大多是通过译码器实现存储器地址分配的。2片27256(32K×8)芯片组成64KBROM存储器A15A1D15D8D7D0CPURDA14~A0CSD7~D0A14~A027256EPROMCSGNDEPROM1EPROM2D7~D027256EPROMOEOEM/IOA16A19A17A18第三步绘接口电路操作举例MOVBX，0000HMOVDS，BX；CPU执行如下指令，ROM的过程？MOVAX，[0000]五、存储器接口举例2、RAM扩展电路规格有：

6116容量2KB，地址线11根6264容量4KB，地址线12根61、62系列SRAM

6116（2K×8）

6264（8K×8）

62256（32K×8）等型号与容量有直接关系61/62后边的数除以8是以KB为单位的容量SRAM芯片6264存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CS1、CS2读写WE、OE+5VWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615存储容量为32KB28个引脚：15根地址线A14～A08根数据线D7～D0片选CS读写OE电源VCC,VssSRAM芯片62256A14A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2VSSVCCWRA13A8A9A11OEA10CSI/O7I/O6I/O5I/O4I/O3

62256RAM12356789101112131415161718192042122232425262728

设计一个RAM扩展，容量为32K字，地址从

10000H开始,采用62256芯片。解：第一步：选芯片及其片数芯片－62256RAM（32K×8）

256/8=32KB15根地址线，8根数据线预设计容量32K字＝32K×2B=64KB,

需2片

例5-2存储芯片的数据线一片为偶片与CPU数据线低8位连接，即D0-D7另一片奇片与CPU数据线高8位连接，即D8-D15第二步：存储器芯片与CPU的连接设计64KBRAM的地址范围10000H1FFFFH全0全100010001地址范围A15～A0A19A18A17A16最小地址号最大地址号存储芯片的地址线

62256RAM（32K×8）有15根地址线，A14～A0，分别对应CPU地址线A15～A1。

存储芯片的片选端

门电路译码A19A18A17A16组合逻辑YM/IOM/IOA16A19A17A18A0BHE存储芯片的读写控制线芯片OE与系统的RD读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WR

与系统的WR写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片64KBRAM接口电路A15A1D15D8D7D0CPUA14~A0D7~D0A14~A062256RAMD7~D062256RAMM/IOA16A19A17A18CSCSGNDOEOEWRWRA0BHERDWR低位地址－片内寻址高位地址－片选A14～A0A19～A15区分：操作举例MOVBX，0001HMOVDS，BX；CPU执行如下指令，RAM的过程？MOV[0001]，AX

存储器系统设计是将所选芯片与确定的地址空间联系起来，即将芯片中的存储单元与实际地址一一对应，通过寻址对存储单元进行读/写。每个存储器芯片都有一定数量的地址输入端，用来接收CPU输出的地址信号。CPU的地址输出信号到底能寻址到哪一个芯片的哪一存储单元则由地址译码器来确定。因此，译码器在CPU寻址时所起的作用十分重要。译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器74LS139

常用的3:8译码器74LS138

常用的4:16译码器74LS154三－八译码器74LS138-地址译码器地址译码器用来产生片选信号，74LS138是常用的地址译码器。74LS138地址译码器是一个“8”中取一的二进制译码器，又称三－八（3:8）译码器。作为存储器或I/0端口的地址译码器。138译码器真值表输入CBA

输出

Y0Y1Y2Y3Y4Y5Y6Y70000010100111001011101110111111110111111110111111110111111110111111110111111110111111110三－八译码器74LS138功能表74LS138连接示例G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y774LS138＋5VA19A18A17A1610000~1FFFF10000~1FFFF30000~3FFFF20000~2FFFF50000~5FFFF40000~5FFFF70000~7FFFF60000~6FFFFA0BHEA16A19A17A18M/IOY0Y1Y2Y3Y4Y5Y6Y7G2BG2ACBAG110000~1FFFF74LS13810000H1FFFFH全0全100010001地址范围A15～A0A19A18A17A16最小地址号最大地址号A15A1D15D8D7D0A14~A0D7~D062256RAMRDCSOEWRA14~A062256RAMD7~D0CSOEWRWRA0