轻松实现PL“打包”PS的功能_第1页
轻松实现PL“打包”PS的功能_第2页
轻松实现PL“打包”PS的功能_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

轻松实现PL“打包”PS的功能因为MicroZed是个低成本的开发套件，所以在板子上除了给PS（33.3333MHz）、DDR、SPIFLASH、microSD卡接口和USB提供时钟信号外，并没有为PL部分提供单独的晶振。为了让PL部分正常工作，一种方法是使用接口板从外部输入到PL的管脚上一个时钟信号，另一种方法则是使用PS提供给PL的时钟信号。从ZYNQ的技术手册里我们得知，PS部分可以提供给PL四路相对独立的时钟信号（它们之间不保证时序上的关系），因此我们的任务就是配置PS和PL，把这些时钟信号利用起来。此时我们就可以充分利用Vivado提供的强大的集成开发功能，轻松实现PL“打包”PS的功能——这与通常我们看到的ZYNQ的概念有点不同：PS是主体，而PL做为一个逻辑胶合者被PS指挥；当然上电和初始化顺序还是一样的，必须先启动配置完PS，才能初始化PL。首先我们在Vivado开发环境中建立RTL工程，并编写我们需要在PL中实现的功能代码HDL文件，把它做为顶层文件。然后我们调用PS的IP核，建立并配置一个PS。如果不清楚这个过程的网友，请参考，然后我们配置PS到PL的时钟输出，如图1所示。图1配置PS到PL的时钟然后我们在管脚上点击创建端口，如图2所示。

图2创建PS端口点击RunAutomation，可以看到创建成功的PS和它的端口连线，如图3所示。

图3PS端口与连线然后在PS上点击右键，进行基本的设计验证，如图4所示。

图4验证设计完成了PS的配置之后，我们在工程管理器里对生成有关PS的打包文件，这是一个HDL文件，如图5所示。

图5生成HDL打包文件接下来的事情就容易理解了：把PS及其端口、连线等一起生成的打包文件HDL文件，在我们开头创建的顶层HDL文件里面进行例化。如果需要调用IP核的话，我们既可以在图3之前的步骤里面直接用IPIntegrator创建然后直接把PS的端口和IP自动关联，然后生成HDL打包文件后在顶层文件里面一起例化，也可以直接在顶层文件里面进行IP核的例化，当然前一种方式更方便，因为图形化的方式更直观、快捷。结合，可以看到PS部分已经被我们的顶层文件正确调用了，查看此时的RTL如图6所示。

图6PL中顶层文件的RTL此时我们对比没有PS的设计，可以看出实现后的结果的区别了，如图7、图8所示。

图7没有PS的实现结果

图8例化了PS的实现结果此外，需要补充的一点是，在我们的顶层文件里面对PS的打包文件进行例化的话，需要定义许多与PS有关的端口做为输入、输出或者双向端口，这样在设计文件中会产生上百个甚至更多的管脚。幸运的是，Vivado会自动为PS相关的端口分配管脚并设置电平标准，所以我们只需要对PL部分我们的程序分配管脚并设置电平标准就行了，如图9所示。

图

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论