同步复位信号如何跨时钟域_第1页
同步复位信号如何跨时钟域_第2页
同步复位信号如何跨时钟域_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

同步复位信号如何跨时钟域XPM_CDC还提供了XPM_CDC_SYNC_RST用于处理同步复位信号的跨时钟域情形。这种情况下，该复位信号通常由用户逻辑在某个时钟域（例如clk_tx）下生成，提供给另一个时钟域（例如clk_rx）作为同步复位信号使用。与XPM_CDC_ASYNC_RST的差别在于：XPM_CDC_ASYNC_RST的目的是异步复位信号同步释放，即仅在释放（Deassert）时复位信号与接收时钟同步；而XPM_CDC_SYNC_RST则要求在激活（Assert）和释放（Deassert）时该复位信号都要与接收时钟同步。为了达到此目标，要求复位信号的有效宽度可以保证复位信号有效时接收时钟能稳定地采样到有效值至少两次。XPM_CDC_SYNC_RST的Verilog代码如下图所示。代码第16行参数DEST_SYNC_FF取值范围为2~10的整数，定义了级联寄存器的个数；INIT取值为0或1，定义了这些级联寄存器的初始值；INIT_SYNC_FF取值为0或1，用于指定仿真时这些初始值是否生效，为1时生效；SIM_ASSERT_CHK取值为0或1，用于显示仿真时给出的信息，为1时，将这些信息打印在仿真的log文件里。我们将这些参数设置如下进行仿真：DEST_SYNC_FF=4INIT=0INIT_SYNC_FF=1SIM_ASSERT_CHK=1如果在复位信号有效时，接收时钟未能稳定地采样到至少两次，如下图所示情形，那么仿真时就好给出相应的信息。

满足上述条件时，仿真结果如下：从综合结果来看，本质上这就是一个级联触发器电路，如下图所示。触发器的初始值由参数INIT决定，同时对这些级联触发器也设置了属性ASYNC_REG。从布线结果来看，由于属性ASYNC_REG的作用，工具会将这4个触发器放置在一个SLICE内，如下图所示。对于7系列FPGA，建议级联触发器的个数控制在8以内（包含8），因为7系列FPGA每个SLICE内有8个触发器。如果级联触发器个数大于8，例如为10，工具会将其放置在竖直方向相邻的两个SLICE内。对于UltraScale系列

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论