Quartus II 9.0版本常见问题集锦

QuartusII9.0版本常见问题集锦电子发烧友网核心提示：本文是电子发烧友网小编从电子发烧友网论坛——FPGA论坛找到的一篇关于QuartusII9.0版本常见问题集锦。在此跟大家一起分享。本文原文如下：之前已经接触QUARTUSII比较长的时间了，也遇到过不少问题，有些比较简单解决后就忘了，现在把能记得起来列在前面几个。后面的是自己后续遇到的问题的集锦。

QUARTUSII版本：9.0FPGA型号：EP2C8Q208配置芯片：EPCS4SDRAM型号：HY57V28820HCT-HFLASH型号：TE28F320J31.多模块或多进程驱动同一信号Error（10028）：Can‘tresolvemultipleconstantdriversfornet“FLASH_A［7］”atled.v（32）用Verilog描述电路时，一个信号只能在一个进程中驱动，如果在多个进程中对其驱动的话将产生如上错误。解决方法为可以另加一个信号，通过在另一个进程中监视这个信号做出相应的动作。2.多功能管脚的设置在用FLASH分配完管脚后编译出现如下错误：Error：Can’tplacemultiplepinsassignedtopinlocationPin_108（IOC_X34_Y2_N0）Info：Fitterpreparationoperationsending：elapsedtimeis00:00:00Error：Can‘tfitdesignindeviceError：QuartusIIFitterwasunsuccessful.2errors，0warningsError：QuartusIIFullCompilationwasunsuccessful.4errors，56warnings原因是不能分配给多功能管脚PIN_108。这是由于PIN_108是一个多功能管脚，还有一个功能是nCEO，也是默认的功能。如果要用它当普通IO，需要提前设置一下：assignments》device》deviceandpinoptions》dual-purposepins里面把nCEO设置成useasregulari/o就可以了。3.CLK连接SOPC综合后资源占用LE只有几百，警告数量数百。原因一般是CLK的连接有问题。CPU在没有时钟的情况下形同虚设，在综合时被综合掉，产生大量警告。4.负载电容（loadcapacitance）警告Warning：Found8outputpinswithoutoutputpinloadcapacitanceassignmentloadcapacitance和IO输出结构有关的设置，用来控制波形的上升下降沿的控制，用于阻抗匹配防止产生过冲。低速电路一般不需要考虑。消除此警告要在assignment》assignmenteditor》下指定负载电容。如下图所示：以下是对此设置的英文介绍：Specifiesthecapacitiveload，inpicofarads（pF），onoutputpinsforeachI/Ostandard.Note：ThesesettingsaffectFPGApinsonly.Tospecifyboardtrace，termination，andcapacitiveloadparametersforusewithAdvancedI/OTiming，usetheBoardTraceModeltab.Capacitiveloadingisignoredifappliedtoanythingotherthananoutputorbidirectionalpin，orifAdvancedI/OTimingisenabled.5.行波时钟警告分频计数作为了另外一个电路的时钟，这种用法叫做行波时钟。在FPGA设计中是不推荐的，所以在综合时会产生警告：Warning：Found2node（s）inclockpathswhichmaybeactingasrippleand/orgatedclocks--node（s）analyzedasbuffer（s）resultinginclockskew.关于FPGA时钟，多说几句。FPGA设计中一般都会使用一个主时钟，也就是晶振的时钟。时序逻辑用到的各种时钟都是通过这个主时钟分频得到的。如果一个时钟驱动的逻辑门比较多的话，为了增加它的驱动能力就需要将它设置成全局时钟。多个时钟在FPGA内部是可以同时工作的，但是使用的时候要注意时序问题。关于全局时钟，再多说几句。23，24，27，28是EP2C8Q208的四个全局时钟管脚。他们比一般的IO管脚驱动能力更强，通常建议将时钟信号绑定在这些管脚上，以保证时钟信号的驱动质量.4个管脚是等效的，可以用不同时钟同时驱动他们，这样FPGA内部可以工作在多个时钟域下，不同电路由不同时钟来驱动。6.仿真时存储器初始化在使用FPGA内部的RAM时，会有一个初始化文件.mif，给RAM加上初始值或当作ROM用，因此仿真时必须把相应数据导入，首先要把mif文件转换为.hex文件或.rif文件。在QuartusII环境下，打开mif文件，点SaveAs，选择Hexadecimal（Intel-Format）File（*.hex），或者点击Export，用Saveastype选择RAMInitializationFile（*.rif），也可能在命令行下输入：mif2rif打开ram模块文件，找到lpm_file或init_file，指向刚刚生成的hex文件或rif文件。lpm_ram_dp_component.l