基于Xilinx Zynq UtralScale+(MPSoC)ZCU102嵌入式评估板实现多个UIO开发并完成测试的实验

基于XilinxZynqUtralScale+(MPSoC)ZCU102嵌入式评估板实现多个UIO开发并完成测试的实验当下最火的是AI，MachineLearning,EmbeddedVision。FPGA老酒新装，在这个圈子里也可以掺和掺和。而谈到linux，这里从事传统嵌入式开发的朋友不在少数，八成都在谋求转型，寻个风口。急人所求，本篇软文以一个简单的实例来介绍一下FPGA的嵌入式linux里应用。隐去过多设计细节，重过程体验。新客们可以看个热闹，FPGA老玩家可以就此贵安。这里的UIO即UserspaceI/O，本文中UIO泛指UIO设备和UIO驱动。它在Linuxkernel的世界里比较小众，主要是只一些定制设备和相应的驱动。UIO内核驱动指负责将中断和设备内存暴露给用户空间，再由UIO用户态驱动（Application）来实现具体的业务，随心所欲的玩。学术点叫做高度定制化，柔性设计。那怎么和FPGA扯上了关系？是的，FPGA在硬件世界里也是随心所欲的玩，这一硬一软还真是登对，在一起啊在一起。本实验工程利用XilinxZynqUtralScale+(MPSoC)ZCU102嵌入式评估板上实现多个UIO，借助Xilinx的工具完成硬件工程和linuxBSP的开发，最后通过测试应用程序完成测试。ZCU102上的MPSOC集成固化了四核ARMCortex-A53,双核Cortex-R5以及Mali-400MP2GPU，这部分官方称为PS（processorsystem）。另外一部分就是FPGA，即PL(programminglogical)。PS端实现控制，PL用来实现应用加速，两者通过AXI连接。跑这个小实验，呵呵，大材小用。只是本人手头正好有这个板子不得不装。筒子们可以去买了个ZYBO,ZED的板子试试身手。实验报告实验人员：

实验时间：

实验材料：XilinxVivado2017.2硬件工程设计工具有免费版本Petalinux2017.2LinuxBSP开发工具（基于yocto）免费ZCU102EVBfinalv1.0高端开发板一枚收费，贵PC电脑一台要快一点，空间大一点硬件设计

建立Vivado工程，适配ZCU102EVB。通过IPIntegrator加入PS,在PL侧加入5个UIO输入，其中1个是GPIO模块（包含中断输出和设备内存），另外4个是PIN连接到ZCU102EVB上的DIP开关，作为中断输入通过一个concatIP连接到PS的ps_pl_irq管脚。板级细节请参考[1]UG1182，芯片资料参考[2]UG1085IRQsourceTriggertypeIRQnumberBoardInfopl_irq_eredgerising121SW13.8,DIP0pl_irq_efedgefalling

122

SW13.7,DIP1

pl_irq_lhlevelhigh123SW13.6,DIP2pl_irq_lllevellow

124SW13.5,DIP3axi_gpio_1N/A125写好约束文件，

set_propertyPACKAGE_PINAN13[get_portspl_irq_ll]

set_propertyIOSTANDARDLVCMOS33[get_portspl_irq_ll]

set_propertyPACKAGE_PINAM14[get_portspl_irq_lh]

set_propertyIOSTANDARDLVCMOS33[get_portspl_irq_lh]

set_propertyPACKAGE_PINAP14[get_portspl_irq_ef]

set_propertyIOSTANDARDLVCMOS33[get_portspl_irq_ef]

set_propertyPA