tc1782数据手册1性能概述

and/orprotecthumanlife.Ifheyfail,itisreasonabletoassumethatthehealhoftheuserorotherpersonsmaybeendangered.DataDataSheetV1.02011-Microcontrollers32TC1782/TC1182 框 TC1782/TC1182引脚配 常规参 参数解 引出端驱动和类别总 绝对最大额定 工作条 直流参 输入/输出引 模数转换器 快速模数转换器 振荡器引 温度传感 供电电 交流参 测试波 电源时 电源，引出端和复位时 锁相环 ERAY锁相环 JTAG接口时 DAP接口时 外设时 MicroLink接口(MLI)时 MicroSecondChannel(MSC)接口时 同步串行控制器（SSC）主机/从机模式时 ERAY接口时 封装和可靠 封装参 封装 Flash存储器参 质量声 2.5MB带纠错码（ECC）的片上程序128KB片上数据Flash(DFLASH)128KBRAM指令缓存16KB(ICACHE可配置40KB高速暂存数据缓存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond总线接口(MSC)存和网关数据传送进行高效的数据传送(其中一个CAN节点支持TTCAN功能)号滤波和定时功能，可实现自主、复杂的输入/输管理2个独立的ADC(ADC010A/D通过对连续转换的数字数据取平均值获得更高的转换精度86个数字通用I/O(GPIO4数字I/O3.3OCDS1CPUPCPDMA片上总线多核调试4/5JTAGIEEE1149.1or2DAP/2MB（ECC）128KB片上数据Flash(DFLASH)128KBRAM指令缓存16KB(ICACHE可配置40KB高速暂存数据缓存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond总线接口(MSC)存和网关数据传送进行高效的数据传送(其中一个CAN节点支持TTCAN功能)号滤波和定时功能，可实现自主、复杂的输入/输管理2个独立的ADC(ADC010A/D通过对连续转换的数字数据取平均值获得更高的转换精度86个数字通用I/O(GPIO4数字I/O3.3OCDS1CPUPCPDMA片上总线多核调试4/5JTAGIEEE1149.1or2DAPSAK-TC1782N-320F180HRSAK-TC1782N-320F180HLSAK-TC1182N-320F180HR/SAK-TC1182N-320F180HL具有以下特性:2.5MB带纠错码（ECC）的片上程序128KB片上数据Flash(DFLASH)128KBRAM指令缓存16KB(ICACHE可配置40KB高速暂存数据缓存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond总线接口(MSC)存和网关数据传送进行高效的数据传送(其中一个CAN节点支持TTCAN功能)号滤波和定时功能，可实现自主、复杂的输入/输管理2个独立的ADC(ADC010A/D通过对连续转换的数字数据取平均值获得更高的转换精度86个数字通用I/O(GPIO4数字I/O3.3OCDS1CPUPCPDMA片上总线多核调试4/5JTAGIEEE1149.1or2DAPSAK-TC1782N-256F133HRSAK-TC1782N-256F133HLSAK-TC1182N-256F133HR/SAK-TC1182N-256F133HL具有以下特性:2MB（ECC）128KB片上数据Flash(DFLASH)128KBRAM指令缓存16KB(ICACHE可配置40KB高速暂存数据缓存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond总线接口(MSC)存和网关数据传送进行高效的数据传送(其中一个CAN节点支持TTCAN功能)号滤波和定时功能，可实现自主、复杂的输入/输管理2个独立的ADC(ADC010A/D通过对连续转换的数字数据取平均值获得更高的转换精度86个数字通用I/O(GPIO4数字I/O3.3OCDS1CPUPCPDMA片上总线多核调试4/5JTAGIEEE1149.1or2DAP–衍生产品，如.主要功能,Table TA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCto

DSP操作和寻址模式提供了强大的计算能力，能有效分析真实世界中的各种复杂信号；RISC（load/store）架构以较低的系统成本实现了高计算带宽；片上存储器程序存储器单元–TC1782TC1182TriCoreCPU、程序和数据存储器、多种总线、总线仲裁、中断控制器、外设控制处理器、DMA控制器和多种片上外设。TC1782/TC1182的设计专门用于满足要求极其苛刻的嵌入式控制系统应用TC1782/TC1182片上集成多种通用外设单元，如串行控制器、定时器单元、模式转换TC1782/TC1182,(FPI)总线和本地存储器总线(LMB)TriCoreCPU系统相连.一些端口I/O用于这些外设单元和外部的通信。/24KB16KB(可配置124KB4KBFigure SAK-TC1782N-320F180HRSAK-TC1782N-320F180HLSAK-TC1182N-320F180HR/SAK-TC1182N-320F180HL框图如图2（Figure2）.24KB16KB124KB4KBFigure2 SAK-TC1782F-256F133HR/SAK-TC1782F-256F133HL/SAK-TC1782N-256F133HR/SAK-TC1782N-256F133HL/SAK-TC1182N-256F133HR/SAK-24KB16KB(可配置124KB4KB(可配置Figure3SAK-TC1782F-256F133HR/SAK-TC1782F-256F133HL/SAK-TC1782N-256F133HR/SAK-TC1782N-256F133HL/SAK-TC1182N-256F133HR/SAK-TC1182N-256F133HLOCDSJTAGGPTA,SCU,GPTA,Figure FigureFigureSAK-TC1782N-320F180HR/SAK-TC1782N-320F180HL/SAK-TC1182N-320F180HR/SAK-TC1182N-320F180HL/SAK-TC1782N-256F133HR/SAK-TC1782N-256F133HL/SAK-TC1182N-256F133HR/SAK-TC1182N-256F133HL/Table P0IIIIIIIIIIIIITableTablePort0通用I/OIIIPort0通用I/OIIIPort0通用I/OIIIIPort0I/OIIIIPort0I/OIIIE-Ray通道A0Port0I/OIIIPort0I/OIPort0I/OIE-Ray通道BIIIIPort0I/OIIPortPort1I/OIIOPort1I/OIPort1I/OIIIPort1I/OIIIPort1I/OIIPort1I/OIIPort1I/OIIPort1I/OIIISSC1B从机模式SSC1B主机模式Port1I/OIIISSC1B主机模式SSC1B从机模式Port1I/OIIPort1I/OIIIPort1I/OIIPort1I/OIPort1I/OI---OOCDSPortPort2I/OIPort2I/OIIGPTA0OutputPort2I/OIPort2I/OIPort2I/OIIPort2I/OIPort2I/OIIPort2I/OII-Port2I/OPort2I/OPort2I/OIISSC1-Port2I/OIIPort2I/OIIPort2I/OIII--PortPort3I/OIASC0接收输入A异步和同步模式ASC0输出ASC0同步模式Port3I/OPort3I/OISSC0从机模式SSC0主机模式SSC0主机模式Port3I/OISSC0主机模式SSC0从机模式SSC0从机模式Port3I/OISSC0从机模式SSC0主机模式SSC0主机模式Port3I/OPort3I/OPort3I/OIPort3I/OPort3I/OIASC1A同步模式ASC1A同步模式Port3I/OI--Port3I/OI--Port3I/OIIASC0B同步模式ASC0B同步模式Port3I/OPort3I/OIIIASC1B同步模式ASC1B同步模式Port3I/OPortPort4I/OIII-Port4I/OIIPort4I/OIIPort4I/OIIPort1II2Port5I/OII3Port5I/OII4Port5I/OI5Port5通用I/OIII6Port5I/OIIISSC2主机模式SSC2从机模式7Port5I/OIIISSC2从机模式SSC2主机模式8Port5I/OIISSC2从机模式SSC2主机模式Port5I/OI-Port5I/OI-Port5I/OPort5I/OI-Port5I/OPort5I/O-Port5I/OII--9Port5通用I/OI-PortPort6I/OIPort6I/OIPort6I/OIPort6I/OIAnalogInputIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDID----------------------------------IOIIOIIOII/IIII/II/列“控制”:O=输出O0输出IOCRPCxO1输出IOCRPCx1X01B(ALT1)O2输出IOCRPCx=1X10B(ALT2)O3=输出IOCR位域选择PCx=1X11(ALT3)A1=引出端类别A1(LVTTL)A2=引出端类别A2(LVTTL)D=引出端类别D(ADC)IIPU=复位时连接上拉器件(PORST=0)PD=复位时连接下拉器件(PORST=0)TR=复位时三态(PORST=0)Table 0000F0001018F0008500F0000000F0000000F000Table 0000F0001018F0000500F0000000F0000000F000Table 0000F0001018F0009400F0000000F0000000F000Table 0000F0001018F0001400F000Table 0000F0000000F000Table 0000F0001018F0008500F0000000F0000000F000Table 0000F0001018F0000500F0000000F0000000F000Table 0000F0001018F0009400F0000000F0000000F000Table0000F0001018F0001400F0000000F0000000F000Table 0000F0001018F0008500F0000000F0000000F000Table 0000F0001018F0000500F0000000F0000000F000Table 0000F0001018F0009400F0000000F0000000F000Table0000F0001018F0001400F0000000F0000000F000TC1782TC1182所有的电气参数时容易理解和评估这些参数，在“符号”栏中用两个字母的缩写标注:TC1782TC1182的独有特性，在系统设计中必须注这些参数表明系统要求，必须由基于TC1782TC1182Table A3.36100500501503F3.3–––10010–650–––––I3.3)––––)Table ––1.3V ––V–––V–5VVDDM––V–入引脚对地VSS电压 –ormax.VislowerVAGND0–V–D类共用模拟输入引脚切换到这类引脚.–V–I–I–––1)Table为了确保TC1782/TC1182正常可靠工作，器件工作时绝不能超过以下工作条件。TC1782TC11825%.Table IOV0IOV-1mA;拟引出端VIOV31IOV0mA引出端5.0TableTableCPU256F133HR/256F133HL/256F133HR/256F133HL/256F133HR/320F180HR/320F180HL/320F180HR/320F180HL/320F180HR/256F133HR/256F133HL/256F133HR/256F133HL/256F133HR/320F180HR/320F180HL/320F180HR/320F180HL/320F180HR/256F133HL/S256F133HL/S320F180HL/S320F180HL/S1数字输出短路电流5TATJVVVVV3.47VVDDP电压V0VVSSM0VVV0V1.3V5VDDVDDOSCVDDAF1.3V7.5过压条件1.3V7.5VDDVDDOSCVDDAF1.3V10%VDDP/VDDOSC3/VDDFL3/VDDMF<3.3V3.3V+5%<VDDP/VDDOSC3/VDDFL3/VDDMF<3.3V(过压条件3.3V-10%<VDDP/VDDOSC3/VDDFL3/VDDMF<3.3V(欠压条件降低GPIOTable 组1P5.[7:2],2345P1.[14:12],6789P1.2,P1.3,P1.[1:0],P3.[8:5],P3.[1:0],P3.4,P3.[10:9],P0.[1:0],P0.[3:2],P0.[5:4],Table 数字输入输出)TA=25f=1Vi0.6xVDDPVi0.36VDDPVi0.6xVDDPVi0.36VDDPPORSTPORSTTable 0.1VVi0VHA1A1类引出端导通电阻弱TableTableA1类引出端导通电阻中CL150pF;CL150pF;CL=20000CL=20000CL150pF;CL150pF;CL=20000CL=20000V0.6V0.36VVIOH-1.4VIOH-2mA;输VIOH-400VIOH-500VIOL2mA输出VIOL500ATable +0.1VA1类引出端导通电阻弱A1类引出端导通电阻中A1类引出端导通电阻强TableTable+tFA1+边沿;输出引边沿;输出引CL150pF;CL150pF;CL=20000CL=20000+tRA1+边沿;输出引边沿;输出引CL150pF;CL150pF;CL=20000CL=20000+V0.6)V+V0.36VVHA1++VIOH-1.4VIOH-1.4VIOH-2mA;输VVIOH-400VIOH-500+VIOL2mA输出VVIOL500A1)实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切Table 0.1VVi<VDDP/2+1V;Vi0Vi>VDDP/2+1VHA2A2类引出端导通电阻弱A2类引出端导通电阻中A2类引出端导通电阻强TableTable7边沿;输出引CL50pF弱渐输出引边沿;输出引5CL50pF弱陡输出引边沿;输出引CL100pF;CL150pF;CL150pF;CL=20000CL=20000边沿;输出引CL50pF弱渐输出引边沿;输出引5CL50pF弱陡输出引边沿;输出引CL100pF;CL150pF;CL150pF;CL=20000CL=20000TableTableV0.6V0.36VVIOH-1.4VIOH-1.4VIOH-2mA;输VVIOH-400VIOH-500VIOL2mA输出VVIOL500A1)实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切Table F类引出端输入滞后0.05VVi<VDDP/2+1V;Vi0Vi>VDDP/2+1VilVihFCMOS模式CL=50CMOS模式CL=50CMOS模式0.6VpadsCMOS0.36VTable padsCMOSVIOH-1.4VIOH-2padsCMOSVIOL21)实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切Table I类引出端输入滞后0.1VVLI/0.6V0.36V1)实现滞后特性以避免由于内部地电压波动而引起的亚稳态和切换。但是不能保证抑制外部系统噪声引起的切Table LVDS模式2100Ω±1%;2100Ω±1%;SCC100Ω±1100Ω±1LVDS模式100Ω±1LVDS模式100Ω±1100Ω±1VDDDDAF1.235V1.365V;VDDM4.75V5.25Table 模拟电压输入的开关电容9参考电压输入的总电容TCC差分非线性误差3bit8)增益误差bit8)积分非线性误差3bit8)偏置误差4bit8)4fADC=fADCI1VAREF0TableTableVi0.97Vi0.97ViVDDMV复Vi0.03Vi0VVi0.03Vi0VVDDMV;VDDMV;2VAREF0VDDM2VAGND0VDDMADC测试的导通电阻(AIN7拉低RAtS2总不可调整误差12-bit模拟参考地-VV模拟参考电压+V模拟参考电压范围VAREF0-V/(k<1)，TUE，DNL，INL，增益误差，偏移误差也相应增加因数1/k。VAREFVDDMVAREFVDDM0.05VtoVDDM+0.07V)ADCTableTable注 2TADC+(4+STC+n)n81012n为转换位数TADC1/fFPITADCI1fADCI2TADC+(2+STC+n)Figure VV[VV[VFigure Table VFAREFV;VFAREF0115%增益5%增益6%增益6%增益INL44Table VIN为差分测量无偏移校VIN为单端测量无偏移校VIN为差分测量有偏移校2)3)VIN为单端测量有偏移校2)3)21fFADC=1(Rn,5VAV+VV==Figure Table VIN<VDDOSC348振荡器稳定时间0.7C3+V0.3VTable 裸片温度传感器（DTS）6tTSSTTj=DTSSTATRESULT–2,配置),一般都低于下面两个表中给出的值。fLMB=fPCP=fCPU=180/133fFPI=90/66.5VDD=VDDOSC=VDDAF=1.326VDDP=VDDOSC3=VDDFL3=VDDMF=3.366VDDM=5.1fLMB=fPCP=fCPU=180/133fFPI=90/66.5VDD=VDDOSC=VDDAF=1.365VDDP=VDDOSC3=VDDFL3=VDDMF=3.47VDDM=5.5Table 电流时的电流IDDTCC4TableTable时的电流IDDPSTCC验证Flash时的Flash电流5)电流,3.3VIDDP2PD133HL;VDD=1.326VJJI0=2

C

e002696T

I0=10

C

e002203

都是VDD=1.326V时。

IDD=I0+

Figure 上升/ V/Figure Figure VV0ttPower-UpFigure 5V/3.3V/1.3V电源-上升Figure所有的I/O100电源电压为0V)VDDFL3...)，它们在芯片内部是通过二极管连接的，这些引脚间的电压差值必须小于(要注意保证所有的Flash擦写操作完成。当电源掉电时，PORST信号最迟会在3.3V1.3V电源下降了正常电压值的12时PORSTFlash写操作，在这种情况的掉电行为，PORST信号应该尽量在电压一超出正常工作范围时就被激活。二极管给参考电容放电，放电电流必须小于5mA。Table 应用程序复位加载时间tB256F133HL电源上电复位加载时间从ESR0上升沿16从ESR0上升沿08/在PORST复位有效之 在PORST复位有效之 的端口无效时间在电源电压稳定到工作 TESTMODETRST保持tPOH PORST上升时 TESTMODETRST建立tPOS0=Figure Table 锁相环_78tLN>N≤对于采用等待状态的总线周期，定时器操作，串行接口等，限制累积抖动都是尤其重要L产生的误差是可以忽略不计的。]K2,LMBfLMB[MHz]fLMBm。 K2 mfLMBMHz K2 05fLMBMHz– +K2

频率fLMB越低，最大累积抖动的绝对值会越大。300KHzVPP40mV以内。300KHzVPP40mV以内。通过将电源引脚尽可能靠近电源电压以及使用PCBf

f OSCVAL+

:1.25MHz7.5MHz时，监控频率过高。由此过低fOSC1.25MHz过高fOSC7.5MHzTable34PLL_ERAYERAYYCCtL300KHzVPP40mV以内。通过将电源引脚尽可能靠近电源电压以及使用PCBTable t1–––t2–––t3–––t4––4–t5––4–t66–––t76–––TCK1)之后TDO的有效时间(传输延迟)t8––CL=50t83––CL=202––t9––CL=50TCK下降沿1)之后TDO从––CL=50ttt0.1Figure Figure Table DAP0时钟周期4DAP0低电平时间4228CL=20f=80CL=50f=40Figure Figure 主机到器件的DAPFigure 器件到主机的DAPFigure Table 1/RCLK高电平时间0.5RCLK低电平时间0.5RCLK上升时间4RCLK下降时间4在RCLK下降沿之前在RCLK下降沿之后0钟周期的RCLK上，用以减小电磁干扰。Table 2x10.450.50.55TCLK低电平时间0.450.50.550.3t0.3tTable ./Table MSC2TMS3)FCLP4)SOP4)/ENx50SDI8TMSC=TSYS=1/0.90.10.90.1Figure CL50pF典型值SSCTable SSCSCLK时钟周期2x108