第9章工艺集成课件_第1页
第9章工艺集成课件_第2页
第9章工艺集成课件_第3页
第9章工艺集成课件_第4页
第9章工艺集成课件_第5页
已阅读5页,还剩53页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第九章工艺集成第九章工艺集成1晶片,直径100-300mm芯片,尺度1-20mm包含10-10亿个元件MOSFET栅漏源1-10μm2-10μm基极发射极集电极一个晶片到单个器件尺寸比较晶片,直径100-300mm芯片,尺度1-20mm包含10-2§1无源器件电阻形成方法:①在衬底上淀积一个电阻层,然后进行光刻和刻蚀;②通过离子注入或者扩散方式在衬底上掺杂相反类型的杂质。§1无源器件电阻形成方法:①在衬底上淀积一个电阻层,然后3方块电阻:设条形或折线形电阻的宽度为W,长度为L,则电阻器可以分为L/W个面积为W×W的小方块,每个小方块的电阻称为方块电阻,记为R□。方块电阻由注入/扩散工艺以及杂质浓度决定。方块电阻:设条形或折线形电阻的宽度为W,长度为L,则电阻器可4电容MOS电容:以一个重掺杂区为一个极板,上端金属为另一个极板,之间的氧化物作为介质。np+SiO2金属电容MOS电容:以一个重掺杂区为一个极板,上端金属为另一个极5pn+n+SiO2P-N结电容:利用双极刑晶体管的两极之间的pn结作为电容的两个极板。pn+n+SiO2P-N结电容:利用双极刑晶体管的两极之间的6电感薄膜螺旋电感电感薄膜螺旋电感7§2双极型晶体管工艺§2双极型晶体管工艺8制作埋层初始氧化,热生长厚度约为500~1000nm的氧化层光刻1#版(埋层版),利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉,并去掉光刻胶进行大剂量As+注入并退火,形成n+埋层双极集成电路工艺制作埋层双极集成电路工艺9生长n型外延层利用HF腐蚀掉硅片表面的氧化层将硅片放入外延炉中进行外延,外延层的厚度和掺杂浓度一般由器件的用途决定生长n型外延层10形成横向氧化物隔离区热生长一层薄氧化层,厚度约50nm淀积一层氮化硅,厚度约100nm光刻2#版(场区隔离版形成横向氧化物隔离区11形成横向氧化物隔离区利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的场氧化层刻蚀掉进行硼离子注入形成横向氧化物隔离区12形成横向氧化物隔离区去掉光刻胶,把硅片放入氧化炉氧化,形成厚的场氧化层隔离区去掉氮化硅层形成横向氧化物隔离区13形成基区光刻3#版(基区版),利用光刻胶将收集区遮挡住,暴露出基区基区离子注入硼形成基区14形成接触孔:光刻4#版(基区接触孔版)进行大剂量硼离子注入刻蚀掉接触孔中的氧化层形成接触孔:15形成发射区光刻5#版(发射区版),利用光刻胶将基极接触孔保护起来,暴露出发射极和集电极接触孔进行低能量、高剂量的砷离子注入,形成发射区和集电区形成发射区16金属化淀积金属,一般是铝或Al-Si、Pt-Si合金等光刻6#版(连线版),形成金属互连线合金:使Al与接触孔中的硅形成良好的欧姆接触,一般是在450℃、N2-H2气氛下处理20~30分钟形成钝化层在低温条件下(小于300℃)淀积氮化硅光刻7#版(钝化版)刻蚀氮化硅,形成钝化图形金属化17§3隔离技术和自对准技术PN结隔离工艺§3隔离技术和自对准技术PN结隔离工艺18绝缘介质隔离工艺氧化各向异性刻蚀氧化淀积多晶硅翻转化学机械打磨器件制造绝缘介质隔离工艺氧化氧化翻转19局部氧化(LOCOS)隔离工艺淀积和光刻氮化硅层热生长氧化膜去除氮化物,隔离形成器件区局部氧化(LOCOS)隔离工艺淀积和光刻氮化硅层热生长氧化膜20沟槽隔离工艺沟槽隔离工艺21自对准技术—双多晶硅双极型晶体管自对准技术—双多晶硅双极型晶体管22深沟槽隔离光刻热生长场氧化物化学机械打磨淀积多晶硅1、氧化物和氮化物刻蚀氮化物、氧化物和多晶硅1深沟槽隔离23热生长氧化物(伴随多晶硅的外扩散)硼注入,形成本征基区窗口去氧化并清洗淀积n型多晶硅2热扩散—形成发射区淀积铂,烧结热生长氧化物(伴随多晶硅的外扩散)24§4场效应晶体管(FET)的分类场效应晶体管最早是为了解决能源消耗而提出的,后来发现FET是既节省能源又利于提高集成度的电子器件。现在最流行的集成电路技术是CMOS(互补型金属氧化物半导体)技术,它是围绕着FET设计和制造的发展而发展的。§4场效应晶体管(FET)的分类场效应晶体管最早是为了解25绝缘栅FET(MOSFET,MESFET)结型(JFET)N沟道增强型P沟道增强型N沟道耗尽型P沟道耗尽型N沟道耗尽型P沟道耗尽型绝缘栅FET(MOSFET,MESFET)结型(JFET)N26N沟道增强型MOSFETDGSBGN沟道增强型MOSFETDGSBG27栅源电压UGS的控制作用反型层

显然改变UGS就会改变沟道,从而影响ID,这说明UGS对ID的控制作用。

当UGS较小时,不能形成有效的沟道,尽管加有UDS,也不能形成ID。当增加UGS,使ID刚刚出现时,对应的UGS称为阈值电压,用UGS(th)或UT表示。栅源电压UGS的控制作用反型层显然改变UGS就会改28转移特性曲线转移特性曲线29漏源电压UDS的控制作用漏源电压UDS的控制作用30截止区击穿区漏极输出特性曲线截止区击穿区漏极输出特性曲线31N沟道耗尽型MOSFETN沟道耗尽型MOSFET是在栅极下方的SiO2绝缘层中掺入了一定量的金属离子。所以当UGS=0时,这些正离子已经感生出电子形成导电沟道。只要有漏源电压,就有漏极电流。GGN沟道耗尽型MOSFETN沟道耗尽型MOSFET是在栅极下方32结型场效应三极管(JFET)JFET是在N型半导体硅片的两侧各制造一个PN结,形成两个PN结夹着一个N型沟道的结构。一个P区即为栅极,N型硅的一端是漏极,另一端是源极。结型场效应三极管(JFET)JFET是在N型半导体硅片的两侧33绝缘栅场效应管N沟道增强型P沟道增强型绝缘栅场效应管NP34绝缘栅场效应管

N沟道耗尽型P

沟道耗尽型绝缘栅场效应管NP35结型场效应管

N沟道耗尽型P沟道耗尽型结型场效应管NP36§5MOSFET工艺及器件MOSFET基本工艺§5MOSFET工艺及器件MOSFET基本工艺37淀积氧化物、氮化物场区硼注入——形成沟道隔断场氧化物生成生成栅氧化层,注入硼(n沟道增强模式)或砷(n沟道耗尽模式)——调整阈值电压淀积n型多晶硅——形成栅极注入砷——形成源漏金属化淀积氧化物、氮化物38存储器存储器是由很多个存储单元阵列组成的器件。每个存储单元由一个晶体管和一个电容组成。存储器存储器是由很多个存储单元阵列组成的器件。每个存储单元由39第一步,形成隔离区第一步,形成隔离区40第二步,形成阱第二步,形成阱41第9章工艺集成课件42第三步,形成晶体管第三步,形成晶体管43台阶侧面膜形成过程台阶侧面膜形成过程44第四步,形成位线自对准接触第四步,形成位线自对准接触45第9章工艺集成课件46第五步,形成电容器第五步,形成电容器47第9章工艺集成课件48第9章工艺集成课件49第六步,形成互联线第六步,形成互联线50CMOS技术Vi=0PMOSonNMOSoffVo=VDDGSDVDDVSSGSDViVoVTPVTn(PMOS)(NMOS)Vi=VDDPMOSoffNMOSonVo=0CMOS技术Vi=0PMOSonGSDVDDVSSGSD51各种CMOS结构P阱N阱各种CMOS结构P阱N阱52双阱隔离槽双阱隔离槽53Bi-CMOS技术Bi-CMOS是CMOS与双极型器件结合的技术,它同时具有CMOS在功耗、噪声容限和集成密度方面的优势,以及双极型器件在开关速度、电流驱动能力、模拟信号处理能力方面的优势。Bi-CMOS技术Bi-CMOS是CMOS与双极型器件结合的54MESFET技术MESFET是非硅器件,主要采用砷化镓,它具有与MOS

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论