第12讲IP软核应用基础-湖南文理学院电气与信息工程学院课件

《EDA技术》课程教学讲授：伍宗富9/26/2023湖南文理学院电气与信息工程学院《EDA技术》课程教学讲授：伍宗富8/7/1第十二讲QuartusIIIP软核应用基础

教学目的：使学生会用QuartusII软件应用IP软核的方法。

教学重点：通过实例讲解IP软核的应用方法。

教学难点：MegaCoreIP软核的应用。

教学方法：讲授法、计算机辅助法。

课时计划：2学时使用教材：SOPC技术与应用．江国强编著．北京：机械工业出版社

主要参考文献:

[1]刘洪涛．ARM嵌入式体系结构与接口技术[M]．北京：人民邮电出版社[2]田耘等．无线通信FPGA设计[M]．北京：电子工业出版社[3]孟宪元等．FPGA嵌入式系统设计教程[M]．北京：电子工业出版社[4]徐光辉等.基于FPGA的嵌入式开发与应用[M].北京：电子工业出版社[5]沈文斌.嵌入式硬件系统设计与开发实例详解[M].北京：电子工业出版社

[6]周立功等．SOPC嵌入式系统基础教程[M]．北京：北京航空航天大学出版社[7]王彦等.基于FPGA的工程设计与应用[M].西安：西安电子工业出版社[8]周润景等．基于QuartusII的FPGA/CPLD数字系统设计实例[M]．北京：电子工业出版社[9]

第十二讲QuartusIIIP软核应用基础教学目2课题：QuartusII

IP软核应用基础三、课堂小结四、作业一、QuartusII宏功能模块的应用二、IP核的使用课题：QuartusIIIP软核应用基础三、课堂小结四3一、图形编辑输入1.示例一

用2片4位二进制加/减计数器74191设计8位二进制加/减计数器。一、图形编辑输入1.示例一4一、图形编辑输入2.示例二

用4位移动寄存器74194、8位D锁存器74273、D触发器等器件构成8位串入并出转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出变化一次。一、图形编辑输入2.示例二5二、VHDL文本编辑输入1.示例一

用VHDL设计8位同步二进制加/减计数器，输入为时钟端CLK和异步清除端CLR，UPDOWN是加/减控制端，当UPDOWN为1时执行加法计数，为0执行减法计数；进位输出端为C。二、VHDL文本编辑输入1.示例一6二、VHDL文本编辑输入2.示例二

用VHDL设计7段LED数码显示器的十六进译码器，要求该译码器有三态输出。二、VHDL文本编辑输入2.示例二7三、QuartusII宏功能模块的应用1.示例一：波形发生器的设计Wave_genTop顶层设计地址指针数据存储ROMD/A转换波形输出三、QuartusII宏功能模块的应用1.示例一：波形8三、QuartusII宏功能模块的应用1.示例一：波形发生器的设计1）加入计数器元件元件选择窗的“Libraries”栏中选择“arithmetic”的“lpm_counter”(计数器）LPM元件。三、QuartusII宏功能模块的应用1.示例一：波形9三、QuartusII宏功能模块的应用1.示例一：波形发生器的设计2）建立存储器初值设定文件（.mif）

File->NEW->Memoryinitializationfile(存储器初值设定文件)三、QuartusII宏功能模块的应用1.示例一：波形10三、QuartusII宏功能模块的应用1.示例一：波形发生器的设计3）加入只读存储器ROM元件元件选择窗的“Libraries”栏中选择“storage”的“lpm_rom”(只读存储器ROM）LPM元件。三、QuartusII宏功能模块的应用1.示例一：波形11三、QuartusII宏功能模块的应用2.示例二：嵌入式锁相环的设计1）新建工程文件。注：Altera器件只有在Cyclone和Stratix等系列的FPGA中才含有锁相环；2）使用“Tools”菜单的“MegaWizardPlug-InManager…”项。三、QuartusII宏功能模块的应用2.示例二：嵌入12三、QuartusII宏功能模块的应用2.示例二：嵌入式锁相环的设计三、QuartusII宏功能模块的应用2.示例二：嵌入13四、IP核的使用1.示例一：NCOIP核的使用四、IP核的使用1.示例一：NCOIP核的使用14四、IP核的使用示例：NCOIP核的使用1）新建工程文件。2）使用“Tools”菜单的“MegaWizardPlug-InManager…”项中的“DSP”->“SignalGeneration”->“NCO（数控振荡器）。3）设置参数与连接电路及仿真。注：进行编译时需添加NCOIP核的用户库。四、IP核的使用示例：NCOIP核的使用1）新建工程文件。15四、IP核的使用示例：NCOIP核的使用说明：1）phi_inc_[31..0]为频率字输入端，fsin_o[9..0]为正弦波信号的数据输出端，fcos_o[9..0]为余弦波信号的数据输出端，out_vaild为数据输出同步信号。2）输出波形的频率分辨率为△f=fmin=fc/2n

(fc为输入时钟频率，n为累加器的宽度（32位）；输出频率为fo=fc×M/2n（M为phi_inc_i的输入值）；幅度精度为10位。四、IP核的使用示例：NCOIP核的使用说明：16课堂小结一、QuartusII宏功能模块的应用

（熟悉MegaCore的应用,

怎样得到存储器初值设定.mif文件的值）二、IP核的使用