2022年台州学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)

期末试卷A(有答案)1、地址线A15~A0(低),若选取用16K×1位存储芯片构成64KB存储器，则应由地址码()译码产生片选信号。2、某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是()。3、在补码加减交替除法中，参加操作的数和商符分别是()。A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成4、假定变量i、f、d的数据类型分别为int、float、double(int用补码表示，float和double用IEEE754标准中的单精度和双精度浮点数据格式表示),已知i=785,f-1.5678e3,d=1.5el00,若在32位机器中执行下列关系表达式，则结果为真的是()。C.仅Ⅱ、Ⅲ5、在浮点机中，判断原码规格化的形式的原则是()。A.尾数的符号位与第一数位不同B.尾数的第一数位为1,数符任意D.阶符与数符不同6、关于同步控制说法正确的是()。A.采用握手信号C.允许速度差别较大的设备一起接入工作A.只需一条总线请求线B.需要N条总线请求线C.视情况而定，可能一条，也可能N条D.以上说法都不对8、假定机器M的时钟频率为200MHz,程序P在机器M上的执行时间为12s。对P优化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M上乘法指令的CPI为102,左移指令的CPI为z,P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为()。10、I/O指令实现的数据传送通常发生在()。回12、流水线计算机中，下列语句发生的数据相关类型是()。13、下列部件中不属于执行部件的是()。14、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用()15、某计算机主存空间为4GB,字长为32位，按字节编址，采用32位定长指令字格式。若指令按字边界对齐存放，则程序计数器(PC)和指令寄存器(IR)的位数至少分别是16、由于存储器芯片的容量有限，所以往往需要在和两方面进行扩充才能满17、对存储器的要求是、为了解决这三个方面的矛盾。计算机18、堆栈是一种特殊的数据寻址方式，它采用原理。按结构不同，分为19、2000年，超级计算机最高浮点运算速度达到每秒次，我国的号计算机的运算速度达到3840亿次，使我国成为之后第三个拥有高速计算机的国家。20、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用传送、 用相应的技术对策，才能保证流水畅通而不断流。23、指令格式是指令用表示的结构形式，通常格式中由操作码字段和字段32、写出浮点数补码规格化形式。当尾数出现什么形式时需要规格化?如何规格化?周期见表。试求出有效的CPI、MIPS速率和程序的执行时间(假设有N条指令)。1248应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明36、某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联方式，块大小为64B,每块设置了I位有效位。采用一次性写回策略，为此每块设置了1位“脏位”。要求：1)分别指出主存地址中标记(Tag)、组号(Index)和块内地Offset2)计算该数据Cache的总位数。37、在一个8级中断系统中，硬件中断响应1→2→3→4→5→6-7-8,设置中断屏蔽寄存器后，中断处理的优先顺序变为1)应如何设置屏蔽码?2)如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU,试画出CPU响应这38、某计算机存储器按字节编址，虚拟(逻辑)地址空间大小为16MB,主存(物理》地址空间大小为1MB,页面大小为4KB;Cache采用直接映射方式，共8行；主存与Cache之闸交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分的容如图3-50和图3-51所示，图中页框号及标记字段的内容为十1)虚拟地址共有几位，哪几位表示虚页号?物理地址共有几位?哪几位表示页框号(物人理页号)?2)使用物理地址访问Cache时，物理地址应划分成哪几个字段?要求说明每个字3)虚拟地址001C60H所在的页面是否在主存中?若在主存中，则该虚拟地址对应的物理地址是什么?访问该地址时是否Cache命中?要求说明理由。004)假定为该机配置一个4路组相连的TLB,该TLB共可存放8个页表项，若其当前所在的页面是否在主存中?要求说明理由。01234567有效位页框号11110 101图3-50页表的部分内容023456710一1111010— 10一一110—10一一主存与Cache之间交换的块大小为16B,Cache度为32位。请回答以下问题：为4,并且平均每条指令访存1.5次，1)该计算机的MIPS数是多少?平均每秒Cache缺失的次数是多少?在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求?2)假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常?若页面大小为4KB,每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用的方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘1/0接口平均每秒发出的DMA请求次数至少是多少?3)CPU和DMA控制器同时要求使用总线传输数据时，哪个优先级更高?为什么?4)为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动1个体，若每个体的存储周期为50ns,则该主存能够提供的最大带宽是多少?16、存取时间存储周期存储器带宽17、容量大速度快成本低19、1万亿神威美国、日本20、并行串行复用22、资源数据控制24、符号位阶码尾数25、优先级高优先级低31、答：(1)主要由控制器，运算器两部分组成(2)指令控制、操作控制、数据运算、需要右规一次，即尾数右移一位，阶码加1。当尾数出现00.0×××...11.1××x…x时，需要左规N次(N不定),尾数每左移一位，阶码减1,直到尾数呈现规格化形式为止。33、解析：1)CPU将内存地址加载到地址总线，并发出读信号。2)Cache从地址总线截取内存地址，解析出该地址所在的内存块号。3)查阅主存Cache地址映射变换机构，若该主存块已调入Cache,则为命中，进入4),否则，转入6)。4)将对应的Cache块号与主存地址中的块内地址拼接，形成Cache地址，访问Cache存储体，同时阻断主存的读。5)由Cache读出的数据经数据总线送往CPU。6)在不命中的情况下，维持主存的读，由主存读出的数据经数据总线送往7)同时查阅Cache是否有剩余的空间允许新的块调入，如有，则转入9)。8)启动Cache替换机构，留出一个Cache块位置。9)“打通”直接调度通路，将该主存块调入Cache,并修改标记。CPI=1×60%+2×18%+4×12%+MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz,即每秒包含40M个时钟周期，故35、解析：存储基元总数=64K×8位=512K位=219位。思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因设地址线根数为a,数据线根数为b,则片容量为2a×b=219;b=219-a。总和=19+1=20;总和=18+2=20;总和=17+4=21;总和=16+8=24;由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按通过证明也是能得出结论的，我们要最小化a+b=a+219-4。配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。1)因为块大小为64B,所以块内地址字段为6位：因为Cache中有128个主存块，采用4路组相联，Cache分为32组(128/4-32),所以组号字段为5位；标法)。因此，标记项的总位数=128×(21+1+1)=128×23=2944位。又由于数据块位数=128×64×8=65536位，因此数据Cache的总位数=2944+65536=68480位。1)中断屏蔽码见表中断号12345678中断111111111中断201010110中断301I10110中断400010110中断501111111中断600000110中断700000010中断801110112)中断处理示意图如图所示。5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序⑤,在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。由于中断请求的处理优先级，高于中断④,因此中断⑤被打断，进入中断服务程序③。当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8,因此中断服务程序③可继续执行。中断8执行完后问到被打断的中断⑤,但中断③又被中断请求②打断，而进入中断服务程序②。中断②执行完后才回到中断⑤,中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序⑦。中断⑦执行38、解析：1)由于虚拟地址空间大小为16MB,且按字节编址，因此虚拟地址共有24位(24=16M)。由于页面大小为4KB(212=4K),因此虚页号为前12位。由于主存(物理)地址空间大小为1MB,因此物理地址共有20位(220=IM)。由于页内地址有12位，因此20-12=8,即前8位为页框号。2)由于Cache采用直接映射方式，因此物理地址应划分成3个字段，如下：12位5位主存字块标记分析：由于块大小为32B,因此字块内地址占5位。又由于Cache共8行，因此字块标记占3位。综上所述，主存字块标记占20-5-3=12位。3)虚拟地址001C60H的虚页号为前12位，即001H=1。查表可知，其有效位为1,故在内存中。虚页号为l对应页框号为04H,故物理地址为04C60H。由于采用的是直接映射方式，因此对应Cache行号为3。尽管有效位为1,但是由于标记位04CH#105H,故不命中。4)由于采用了4路组相连的，因此TLB被分为2组，每组4行。因此，虚地址1位组号页内地址将024BACH转成二进制为000000100100101110101100,可以看出组号为0。标记为00000010010,换成十六进制为000000010010(高位补一个0),即012H,从图3-51中的0组可以看出，标记为012H页面的页框号为1F,故虚拟地