电工电子学上 第七章

第七章数字集成电路及其应用7.1数字电路基础27.1.1概述一、电子电路中的电信号模拟信号数字信号1.模拟信号随时间连续变化的信号正弦波信号t3模拟电路:处理模拟信号的电路在模拟电路中，主要关心输入、输出信号间的大小、相位关系。C1C2RB+UCCRCT-+ui+-uOuiuo741uou–u++–+Auo42.数字信号不随时间连续变化的跃变信号理想矩形脉冲信号波形tpT分为正脉冲、负脉冲0+3V正脉冲0+3V负脉冲占空比5数字电路:处理数字信号的电路数字电路注重输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。条件和结果之间的因果关系6二、数制与码制1、数制是计数体制的简称。常用的进位计数制有十进制(Decimal)、二进制(Binary)、八进制(Octal)、十六进制(Hexadecimal)十进制D二进制B八进制O十六进制H数码0～90、10～70～9、ABCDEF基数102816第i位的权值10i2i8i16i7十进制二进制八进制十六进制00001111210228100010810101012A11101113B12110014C13110115D14111016E15111117F161000020101001100100144641000111110100017503E8对照表82、码制编码：用文字、符号或数码来表示各个特定对象的过程。在数字电路中通常用二进制数码0和1构成的代码来表示十进制数。n位二进制可以表示多少个“对象”？2n个代码０００…０１１１…１二进制编码：9二－十进制编码（BinaryCodedDecimal简称BCD)用四位二进制数表示0～9十个数码。四位二进制数最多可以有16种组合，因此0～9十个字符与这16种组合之间可以有多种情况，不同的对应便形成了一种编码。常用的8421BCD码10十进制数8421BCD码000001000120010300114010050101601107011181000910017.1.2基本逻辑运算和逻辑门11数字电路也叫做逻辑电路，研究的是输出与输入之间的逻辑关系。最基本的逻辑关系或称逻辑运算有三种：与逻辑、或逻辑、非逻辑。实现基本逻辑运算的数字电路称为基本逻辑门电路。实际应用中遇到的逻辑问题尽管是千变万化的，但它们都可以用这三种最基本的逻辑运算复合而成。121.与逻辑运算和与门～220V+-ABF只有当开关A与B同时接通时，电灯F才亮，开关A、B接通（条件）与灯F亮（结果）之间的这种因果关系就为与逻辑关系。13在照明电路中开关A、B的状态：接通、断开电灯F的状态：亮、不亮～220V+-ABFABF断开断开断开接通接通断开接通接通不亮不亮不亮亮1010ABF000110110001真值表(逻辑状态表)141个输入变量AF012个输入变量ABF000110113个输入变量ABCF000001010011100101110111真值表(逻辑状态表)n个输入变量,2n行15与逻辑状态表与逻辑表达式逻辑乘号“·”可以省略F=A·B=ABABF00011011000116+5VRD1ABFD20+3VAB000+3+30+3+3ABF000010100111与门:实现与逻辑关系的电路10F000+317与门逻辑符号：&ABF门电路可以有多个输入端&ABFC逻辑表达式F=A·B·C18当开关A接通或者B接通，或者A和B都接通时，电灯F就亮。开关A、B接通与灯F亮之间的这种关系为或逻辑关系。或逻辑状态表000111110110ABF或逻辑表达式：

F=A+B或运算也称逻辑加法运算。2.或逻辑运算和或门～220V+-BFA19或门逻辑符号：ABFC>1ABF>1F

=A+B+C20+3VAF03.非逻辑运算和非门RB+12VRCAF+3V021+3V0+3VAF0RB+12VRCAF+3V+3V非逻辑状态表101AF0非门电路也称为反相器。22逻辑表达式：F=A非门逻辑符号1AF23“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。最常见的复合逻辑运算有：与非运算或非运算异或运算同或运算4.复合逻辑运算和复合门24（1）“与非”逻辑运算和与非门“与非”逻辑运算是与和非组合而成的复合逻辑运算“与非”逻辑状态表000111100111ABF与非逻辑表达式：与非门逻辑符号：F&AB25（2）“或非”逻辑运算和或非门“或非”逻辑运算是或和非的复合逻辑运算“或非”逻辑状态表000101100101ABF或非逻辑表达式：或非门逻辑符号：FAB>126（3）“异或”逻辑运算和异或门“异或”逻辑运算，只有当两个输入变量相异时，输出才为1。异或逻辑状态表ABF001101010110异或逻辑表达式：异或门逻辑符号：FAB=127（4）“同或”逻辑运算和同或门“同或”逻辑运算，只有当两个输入变量相同时，输出才为1。同或逻辑状态表ABF001101011001同或逻辑表达式：同或门逻辑符号：F=A⊙BFAB=128从状态表可以看出，两个变量的异或和同或互为反函数。ABF000011101110ABF001010100111异或同或A⊙BA⊙B=

A⊙B⊙C=

?≠297.1.3逻辑代数基本运算规则和基本定律逻辑代数又称为布尔代数，它是分析和设计逻辑电路的数学工具。逻辑变量只能取1和0两个值，表示两种相反的逻辑状态。逻辑代数所表示的是逻辑关系。301.逻辑代数基本运算规则312.逻辑代数基本定律交换律A+B=B+AAB=BA结合律A+(B+C)=(A+B)+CA(BC)=(AB)C分配律A(B+C)=AB+ACA＋BC=(A+B)(A+C)吸收律AB+AB=A(A+B)(A+B)=AA+AB=A

A(A+B)=AA+AB=A+BA(A+B)=AB32推广证明332.逻辑代数基本定律交换律A+B=B+AAB=BA结合律A+(B+C)=(A+B)+CA(BC)=(AB)C分配律A(B+C)=AB+ACA＋BC=(A+B)(A+C)吸收律AB+AB=A(A+B)(A+B)=AA+AB=A

A(A+B)=AA+AB=A+BA(A+B)=AB反演律34反演律推广基本定律的灵活运用：

利用一个逻辑函数代换定律中的A或B，等式仍然成立。7.1.4逻辑函数的代数法化简与变换35逻辑函数：通过与、或、非等逻辑运算把各个变量联系起来，就构成了一个逻辑函数。逻辑电路图：在数字电路中，用逻辑符号表示的逻辑关系的电路，称为逻辑电路图。例36ABCF00000011010001111000101011011111逻辑状态表同一逻辑关系表达式不唯一37与或表达式或与表达式与非与非表达式同一逻辑关系表达式不唯一，逻辑电路不唯一。38BAF&≥1&1ACCAF1AB≥1≥1&CAF1AB&&&&39利用逻辑代数基本运算规则和基本定律对逻辑函数进行化简和变换。同一逻辑关系表达式不唯一，逻辑电路不唯一，究竟使用哪种表达式？要看使用哪种门电路。40例1：化简解41例2：化简解A+AB=A+B42方法二43例3：试证明证明44例4：化简解可作为定律用例5：将变为与非与非式。解非非律反演律457.2集成逻辑门46优点：可靠性高、体积小、转换速度快等分类：TTL(Transistor-Transistorlogic)门电路CMOS(ComplementaryMetalOxideSemiconductor)门电路477.2.1TTL门电路1.与非门+5VFR4R2R1T2R5R3T3T4T1T5AB48+5VFR4R2R1T2R5R3T3T4T1T5ABF&AB49&&&&1234567141312111098电源+5V地7400管脚排列图50（1）电压传输特性&5VVVUiUoUo/VUi/V1233.601230.33.60.351Uo/VUi/V1233.6012353.62.40.40.30高电平逻辑1低电平逻辑0输出输入00.30.81.83.65低电平逻辑0高电平逻辑1（2）主要参数输出高、低电平输入高、低电平？52Uo/VUi/V1233.60123输入00.30.81.83.65低电平逻辑0高电平逻辑1（2）主要参数③抗干扰容限低电平噪声容限UNL=0.8-0.3=0.5V高电平噪声容限UNH=3.6-1.8=1.8V0.353⑤平均传输延迟时间&理想波形UiUo实际波形tpHLtpLH平均传输延迟时间50％50％④扇出系数No一个门电路能够驱动同类型门的个数。UiUo导通延迟时间截止延迟时间ABCD542.集电极开路门（OC门，Opencollector）+5VFR2R1T2R3T1T3AB&FAB逻辑符号RVCC&FABRVCC55&FABRVCC工程实践中，可将几个OC门的输出端并联使用，以实现与逻辑，称为“线与”。F=F1F2VCCF1F2FR&AB&CD563.三态门三态门除了输出高、低电平这两种状态之外，还有第三种状态，即高阻抗状态（开路状态），这时，三态门与外接线路无电的联系。逻辑符号FENBA&ENFENBAEN&输入端控制端高电平有效低电平有效57应用①可实现用一条总线分时轮流传送多路信号而不互相干扰。“1”“0”“0”总线&A1B1E1&A2B2E2&A3B3E3A1

B158②可实现数据的双向传输。总线1A01EENENFPQ1三态非门159总线A0EENENFPQ高阻态017.2.2使用集成逻辑门的注意事项601、电源要求电源电压有：额定电源电压和极限电源电压额定电源电压：正常工作时电源电压的允许大小，TTL电路74LS系列为5±5％CMOS电路4000B系列为3～18V极限电源电压：超过该电源电压器件将永久损坏，TTL电路为7VCMOS电路4000系列为18V612、输入电压要求输入高电平电压应大于UIHmin而小于电源电压；输入低电平应大于0而小于UILmax。输入电平小于0或大于电源电压将有可能损坏集成电路。3、输出负载要求除OC门和三态门外普通门电路输出不能并联；否则可能烧坏器件。门电路的输出带同类门的个数不得超过扇出系数，否则可能造成状态不稳定；在速度高时带负载数尽可能少。624、多输入端的处理与非门的多余输入端应接高电平①与非门的不用输入端的处理AB&+VCCA&悬空AB&AB&+VCC1~3kΩCMOS与非门不能用63②或非门的不用输入端的处理≥1AB≥1AB或非门的多余输入端应接低电平647.3组合逻辑电路组合逻辑电路：任何时刻的输出信号仅由该时刻的输入信号决定，而与电路原来的状态无关。

①组合逻辑电路的分析②组合逻辑电路的设计研究内容7.3.1组合逻辑电路的分析65由逻辑图写出逻辑表达式运用逻辑代数化简或变换列逻辑状态表说明电路的逻辑功能

分析步骤：根据给出的逻辑电路图，找出输出信号与输入信号之间的逻辑关系，由此判断出它的逻辑功能。66例1：分析下图的逻辑功能①

写出逻辑表达式=AABBAB...FAB..AB.A..ABBF1.AB&&&&FF3F2..67②

应用逻辑代数化简F=AABBAB...

=AAB+BAB..=AB+AB反演律

=A(A+B)+B(A+B)..反演律

=AAB+BAB..68③

列逻辑状态表

④说明电路的逻辑功能

ABF000011101110从状态表可以看出，当A、B相同时，输出为0，相异时，输出为1。该电路实现异或逻辑，称为异或门。F=AB+AB69例2：列出逻辑状态表分析图示电路的逻辑功能。BC=1=1AF①写出逻辑表达式70ABCF00000011010101101001101011001111②列逻辑状态表

③说明电路的逻辑功能

当A、B、C三个输入变量中有奇数个1时电路输出为1，否则为0。该电路是判奇电路。实现奇偶校验功能。7.3.2组合逻辑电路的设计71根据给定的逻辑功能要求，设计能实现该功能的简单而又可靠的逻辑电路。设计组合逻辑电路时，基于选用器件的不同，有着不同的设计方法，一般的设计方法有：①用集成门电路设计组合逻辑电路。②用中规模集成电路（MSI）设计组合逻辑电路。③用可编程逻辑器件（PLD）设计组合逻辑电路。72依据逻辑要求，列出逻辑状态表写出逻辑表达式运用逻辑代数化简或变换画出逻辑图用集成门电路设计组合逻辑电路的一般步骤如下：73例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。首先确定逻辑变量取0、1的含义：A、B、C分别表示三人按键的状态，按下为“1”，不按为“0”。F表示指示灯的亮灭，灯亮为“1”，不亮为“0”。逻辑要求：两个人（包括两个人）以上同意，指示灯亮0111

0

0

1

0101001010011100110111000ABC

F

①

根据逻辑要求列状态表74②

由状态表写出逻辑式0111

0

0

1

0101001010011100110111000ABC

F

步骤：①找出输出为

1的行；②将这一行所有输入变量写成与项。

注意：在真值表中，输入变量为1时用原变量（A）表示，输入变量为0时，用反变量（A）表示；③将所有与项进行或。这个表达式也称为最小项表达式，与真表有一一对应的关系，具有唯一性。75④用与非门实现逻辑函数②

由状态表写出逻辑式③化简逻辑式可得76⑤用与非门实现的电路图ABFC&&&&77例2：旅客列车分动车D、直达特快Z、特快T，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号。试画出满足上述要求的逻辑电路（用与非门实现）。设A、B、C分别代表动车、直达特快、特快，开车信号分别为FA、FB、FC。直达特快特快动车78①根据逻辑要求写出状态表A、B、C

:1—申请出站0—不出站FA、FB、FC

:1—亮0—灭ABCFAFBFC000000001001010010011010100100101100110100111100②写逻辑表达式79③化简逻辑表达式并转换④画出逻辑电路图&&&&&&ABCFAFBFC7.3.3常用中规模组合逻辑电路及其应用80在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。

1.数据选择器81数据选择器（Mulitiplexer，简称MUX）又称多路开关，能够实现从多路数据中选择一路进行传输。多路数字信号传输D3D2D1D0A1A0WED3D2D1D0A1A0IE82（1）4选1数据选择器数据输入端选择控制端数据输出端使能控制端表示低电平有效D3D2D1D0A1A0WE834选1MUX的功能表选择器禁止工作，W=0。ED0D1D2D3A0A1WMUX4选1MUX逻辑符号①

E＝1

，E输入输出A1A0EW×0011×0101100000D0D1D2D384

E=0，选择器工作，哪一路数据被选中由A0、A1的不同组合决定。ED0D1D2D3A0A1WMUX4选1MUX逻辑符号选择器工作。4选1数据选择器的输出逻辑函数W

为4选1MUX的功能表输入输出A1A0EW×0011×0101100000D0D1D2D3E854选1数据选择器逻辑电路图&&&&111≥1WD0D1D2D3A0A1E86（2）8选1数据选择器101001010011100110111000EA2A1A0W

D0D1D2D3D4D5D6D7×××0100000000功能表ENWMUXA0A1A2D0D1D2D3D4D5D6D7逻辑符号EEW87

E=1时，

选择器禁止工作W=0；

E=0时，选择器工作101001010011100110111000EA2A1A0W

D0D1D2D3D4D5D6D7×××0100000000功能表（3）用数据选择器设计逻辑电路的方法列真值表；列逻辑表达式；将逻辑表达式整理成MUX的标准形式；确定选择控制端取值，A1=？A0=？确定数据输入端取值，D0=？

D1=？D2=？D3=？画接线图。8889解：（2）将F进行转换后与4选1MUX输出函数的标准形式进行比较令A1=A，A0=B，W=F，代入MUX输出函数，例1:

用4选1数据选择器实现函数（1）写出4选1MUX的输出函数ED0D1D2D3A0A1WMUX4选1MUX逻辑符号90D0=C

，

D1=C，

D2=1，

D3=0对比可得4选1MUX实现逻辑函数F接线示意图使能端应为有效电平ABCFED0D1D2D3A0A1WMUX+5V91例2：用8选1数据选择器设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。逻辑状态表见7.3.2例题，此处略。逻辑表达式为与用集成门电路设计组合逻辑电路不同，无需化简逻辑表达式，而是将逻辑表达式整理成与数据选择器的标准表达式相同的形式。解：ENWMUXA0A1A2D0D1D2D3D4D5D6D7逻辑符号WE92①写出8选1MUX的输出函数将F与W比较，令A2=A，A1=B，A0=C，F=WD3=D5=D6=D7=1D0=D1=D2=D4=0则93令A2=A，A1=B，A0=C，D3=D5=D6=D7=1D0=D1=D2=D4=0则A2ENWMUXA0A1D0D1D2D3D4D5D6D7ABCFEA2+5V94芯片74LS153：4选1数据选择器12345671413121110981615A11D31E1D21D11D01WGNDVcc2EA02D32D22D12D02W使能端：控制工作和扩展应用能否实现8选1？2.编码器95二进制编码:数字系统中有许多数值、文字符号等信息，用若干位0和1组成一个二进制数码组（简称代码），并指定它所代表的信息。编码器:实现编码功能的逻辑电路。编码器分为：二进制编码器、优先二进制编码器、二－十进制编码器等。96二进制编码器由n位二进制数表示2n个信号的编码电路。

编码器高低电平信号二进制代码2n个n位97例：把I0，I1，···，I7八个输入信号编成对应的二进制代码输出。编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。设输入信号高电平有效。解：8个输入信号，输出需用3位二进制代码，用Y2

、Y1、Y0表示。983位二进制编码器状态表I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y010000000输入输出01000000001000000001000000001000000001000000001000000001000011110011001101010101Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7写出逻辑式99Y2=I4+I5+I6+I7

=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7

=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7

=I1I3I5I7...=I1+I3+I5+I7转换成“与非”式100根据逻辑表达式可画出用集成门电路构成的3位二进制编码器的逻辑电路图。这个3位二进制编码器有8个输入端3个输出端，所以也称8-3线编码器。8－3线编码器I0~I7Y2

~Y03.译码器101译码：编码的逆过程，它将输入的二进制代码按其编码时所赋予的含义译成相应的信号输出，输出信号以高、低电平表示。译码器分为：二进制译码器、二－十进制译码器和显示译码器等。102（1）二进制译码器（又称为n－2n线译码器）2n个n位译码器二进制代码高低电平信号10374LS139双2—4线译码器1

00

174LS139逻辑状态表A1Y0A0Y1Y2Y31111

0111101111011110S00

1

110000104例：应用2—4线译码器将四个外部设备A、B、C、D的数据分时送入计算机中。译码器工作105011110选中数据10674LS1383—8线译码器107②二-十进制显示译码器在数字系统中，常常需要将测量和运算的结果直接以人们习惯的十进制数字形式显示出来。译码器二－十进制代码驱动器显示器件常用七段半导体数码管108

半导体数码管半导体数码管中的LED连接方式共阴极共阳极+5Vabcdefgabcdefg109七段显示译码器74LS49的应用电路上拉电阻共阴极二－十进制代码100001100007.4集成触发器110双稳态触发器：一种具有记忆功能的基本逻辑单元电路，它有两种稳定状态：0态和1态，在触发信号的作用下，可以从原来的一种稳定状态翻转到另一种稳定状态。分类：按逻辑功能的不同：R-S触发器、J-K触发器、D触发器和T触发器等；按电路结构的不同：基本触发器、电平触发器和边沿触发器。111触发器QQ一个或多个输入Q端的状态代表触发器的状态Q=1，Q＝0时称触发器处于“1”态Q=0，Q＝1时称触发器处于“0”态只需了解触发器的基本工作原理，重点掌握逻辑功能，以便能正确的使用。逻辑状态相反，否则为非法输出7.4.1R－S触发器1121.基本R－S触发器将两个与非门的输出端、输入端相互交叉连接，就构成了基本R-S触发器。输入端输出端&G1&G2SDRDQQ113&G1&G2SDRDQQRDSDQ01101100114①

RD=0

，

SD=110RD端称为置0端或复位端101&G1&G2SDRDQQ加输入信号前Q=0或Q=1加输入信号后Q=01011501011&G1&G2SDRDQQ加输入信号前Q=0或Q=1加输入信号后Q=110②

RD=1，

SD=0SD端称为置1端或置位端116③

RD=1

，

SD=111触发器保持原状态触发器具有记忆功能Qn－触发器原状态&G1&G2SDRDQQ117④

RD=0

，

SD=000不符合触发器的两个输出状态相反的要求。对应的输入状态禁止加入。11&G1&G2SDRDQQ118基本R－S

触发器状态表逻辑符号RDSDQ说明010复位101置位11保持原状态记忆00不确定禁止SDRDQQ119SD&G1&G2RDQQ&G3&G4SRCP2.钟控R－S

触发器基本R－S触发器控制电路输入端时钟脉冲输入端120SD&G1&G2RDQQ&G3&G4SRCP直接置1端直接置0端SD，RD

用于预置触发器的初始状态。工作过程中应处于高电平，对电路工作状态无影响。SDRDQ01110012111SD&G1&G2RDQQ&G3&G4SRCP011钟控R－S触发器状态表Qn—时钟脉冲到来前触发器的状态Qn+1—时钟脉冲到来后触发器的状态CPSRQn+10××Qn12211SD&G1&G2RDQQ&G3&G4SRCP钟控R－S触发器状态表CPSRQn+10××Qn100Qn1001112311SD&G1&G2RDQQ&G3&G4SRCP钟控R－S触发器状态表CPSRQn+10××Qn100Qn10101011012411SD&G1&G2RDQQ&G3&G4SRCP钟控R－S触发器状态表CPSRQn+10××Qn100Qn101011011100112511SD&G1&G2RDQQ&G3&G4SRCP钟控R－S触发器状态表CPSRQn+10××Qn100Qn10101101111不定1110012611SD&G1&G2RDQQ&G3&G4SRCP钟控R－S触发器状态表CP高电平时触发器状态由R、S确定CPSRQn+10××Qn100Qn10101101111不定电平触发127钟控R－S触发器的逻辑符号SDRDQQSRCP钟控R－S状态表CPSRQn+10××Qn100Qn10101101111不定128例：画出钟控R－S

触发器的输出波形。设触发器初始状态为0。QRSC空翻边沿触发器可以解决空翻问题。129SDRDQQJKC>7.4.2J-K触发器逻辑符号方框内的“>”表示边沿触发，边框外的“o”表示下降沿触发

J－K触发器逻辑状态表JKQn+1说明00110101Qn01Qn输出状态不变同J端状态同J端状态输出状态翻转130多输入端J-K触发器SDRDQQJKC>J1J2J3K1K2K3J=J1J2J3K=K1K2K3131例：已知一下降沿触发J-K触发器，J、K及CP波形如图所示。设触发器初始状态为0。试画出输出端Q的波形。CPJKQ7.4.3D触发器DQn+1说明0101输出状态与D端相同132SDRDQQDC>D触发器状态表上升沿触发逻辑符号133例1：分析图示电路的逻辑功能，并画出Q端的波形。设触发器初始状态为0。SDRDQQDC>CP该电路的功能为来一个CP脉冲，Q端状态翻转一次，具有计数功能。T’触发器134例2：分析图示电路的逻辑功能。SDRDQQJKC>TJKQn+100110101Qn01QnTQn+101QnQnT触发器7.4.4触发器应用举例135机械按钮开关在按下或释放时，常出现触点抖动，接着才能稳定下来。在触点抖动期间，一次按下或释放被错误地认为多次操作，这种情况是不允许出现的。消除抖动电路136SDRDQRR接口电路CPU+VCC①②开关由①打向②SDRDQ电路接通的时候存在0、1多次变换消除抖动电路的接线图137SDRDQRR接口电路CPU+VCC①②开关由②

打向①SDRDQ0、1多次变换消除抖动电路的接线图7.5时序逻辑电路138时序逻辑电路：在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路的原来状态有关。同步时序逻辑电路：各触发器共用同一个时钟脉冲。异步时序逻辑电路：各触发器不共用同一个时钟脉冲。分类：因此，时序逻辑电路中必须包含有存储电路（比如触发器）。1397.5.1时序逻辑电路的分析根据已知的时序电路图，从中找出电路的状态和输出在输入变量和时钟信号作用下的变化规律，从而发现电路逻辑功能。分析步骤如下：首先判断是同步还是异步。写出各触发器输入端的逻辑表达式。列写逻辑状态转换表。确定该时序电路的状态变化规律和逻辑功能。140RDQ0J0K0C0>RDQ1J1K1C1>RDQ2J2K2C2>CP例1.分析下图所示的时序逻辑电路的逻辑功能。（1）同步时序电路。141RDQ0J0K0C0>RDQ1J1K1C1>RDQ2J2K2C2>CPJ0=1K0=1J1=Q0K1=Q0J2=Q0Q1K2=Q0Q1（2）142CP现态输入端次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n+1Q1n+1Q0n+112345678000011110011001101010101000100010001000101010101010101011111111111111111000111100110011010101010状态转移表J0=K0=1J1=K1=Q0J2=K2=Q0Q1（2）（3）143CP现态输入端次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n+1Q1n+1Q0n+112345678000011110011001101010101000100010001000101010101010101011111111111111111000111100110011010101010状态转移表144CPQ0Q1Q2初始状态第1个CP下降沿后23456701八个不同的状态可记8个脉冲的个数。能够对脉冲的个数进行计数的电路称为计数器。设频率为f频率为f/2频率为f/4频率为f/80145000001010100011101110111综上分析：此电路为同步八进制加法计数器状态转移图后一个状态是前一个状态加1，称为加法计数。减1，称为减法计数器（4）146例2.电路如图所示。试分析该电路，说明三组彩灯点亮的顺序。在初始状态，三个触发器的Q端均为0。Q0J0K0C0>Q1J1K1C1>Q2J2K2C2>CPQ1≥1J0=Q1

K0=Q2

J1=Q0+Q2

K1=1K2=1147现态输入端次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n+1Q1n+1Q0n+1010010010100011110101111101011111110010101001100100101000110状态转移表J0=Q1

K0=Q2

J1=Q0+Q2

K1=1K2=1148000100010001状态转移图三组彩灯点亮的顺序：红灯亮→绿灯亮→黄灯亮→三组灯都亮→三组灯全灭Q2：红灯，Q1：绿灯，Q0：黄灯111149例3.分析下图所示的时序逻辑电路的逻辑功能。解：（1）触发器F0和F2的时钟脉冲为CP；触发器F1的时钟脉冲为Q0。

异步时序逻辑电路。Q0J0K0C0>Q1J1K1C1>Q2J2K2C2>CPF0F1F2Q2150Q0J0K0C0>Q1J1K1C1>Q2J2K2C2>CPF0F1F21111J2=Q0Q1

（2）Q2151状态转移表J2=Q0Q1

（2）（3）CP现态输入端次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n+1Q1n+1Q0n+101234000010011001010000101111111111111111111011111000100110010100510101110101061100111010107111111101000有效状态无效状态能自启异步五进制计数器触发器F1的时钟脉冲为Q0。1527.5.2常用中规模时序逻辑电路及其应用寄存器计数器1531.寄存器数字测量和数字控制系统中常用的部件，计算机的主要部件之一，用来暂时存放数据或指令。数码寄存器移位寄存器154①数码寄存器CPRQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>&&&&Q0Q1Q2Q3d0d1d2d3Cr取数指令输入端存数指令输入端清零指令输入端待存数码输入端155Q0Q1Q2Q3工作过程:寄存数码d0d1d2d3=0101RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>&&&&0000CPd0d1d2d3Cr(1)触发器输出端清零。156Q0Q1Q2Q3RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>&&&&CPd0d1d2d3Cr0101(2)将待存数码送至各触发器的输入端。0000157Q0Q1Q2Q3RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>&&&&CPd0d1d2d3Cr0101(3)将待存数码暂存到寄存器。0000158Q0Q1Q2Q3RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>&&&&CPd0d1d2d3Cr0101(3)将待存数码暂存到寄存器。0101159Q0Q1Q2Q3RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>&&&&CPd0d1d2d3Cr0101(4)将待存数码取出。01010101并行输入--并行输出寄存器160②移位寄存器不仅能寄存数码，而且具有移位功能。移位功能：在移位脉冲的作用下，寄存器中数码的各位依次向左或向右移动。161Q0Q1Q2Q3RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>CPCrDSR并行数据输出端清零端移位脉冲输入端右移数据输入端162Q0Q1Q2Q3DSR(1)输出端清零。0000RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>CPCr工作过程:寄存数码d0d1d2d3=1100163Q0Q1Q2Q3DSR0000寄存数码d0d1d2d3=11000000RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>CPCr(2)数码右移。0000164DSR00000RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>CPCr寄存数码d0d1d2d3=110000000000165DSR11000寄存数码d0d1d2d3=1100RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>CPCr000000000000166寄存数码d0d1d2d3=1100DSR11000RQ0D0C>RQ1D1C>RQ2D2C>RQ3D3C>CPCr0000000000011000串行输入--并行输出寄存器串行输入--串行输出寄存器1672.计数器能对时钟脉冲的个数进行计数的电路。分类加法计数器减法计数器可逆计数器按计数值增减功能异步计数器同步计数器按计数脉冲作用方式二进制计数器十进制计数器

N进制计数器按计数进制168中规模集成计数器异步二-五-十进制集成计数器74LS90四位同步二进制计数器74LS16116912345678161514131211109CLRCPD0D1D2D3PGNDQ0Q1Q2Q3VCCC0TLD74LS161管脚排列图逻辑符号CLRCPD0D1D2D3Q0Q1Q2Q3PC0TLD74LS161四位同步二进制计数器74LS161(1)芯片介绍170CLRCPD0D1D2D3Q0Q1Q2Q3PC0TLD74LS16174LS161功能表PTCP功能1×0××1×10×1011×11110↑↑×××计数并行输入保持保持（CO=0）清零171异步二-五-十进制集成计数器74LS90管脚排列图逻辑符号1234567141312111098R01R02NCGNDQ0Q3Q1Q2VCCNC74LS90CP1S92S91CP0Q0Q1Q2Q374LS90CP0CP1S92S91R02R01172CP0Q0CP1Q3Q2Q1101000212001301040115100Q0M2Q3M5Q2Q1R01R02S91S92CP0CP117374LS90功能表输入输出功能CP0CP1R01R02S91·S92Q3Q2Q1Q0××1100000异步清零××××11001异步置9↓Q0R01·R02=000000→…→1001计数Q3↓R01·R02=00Q0Q3Q2Q10000→…→1100计数174Q0Q1Q2Q374LS90CP0CP1S92S91R02R01CP↓Q0R01·R02=000000→…→1001计数输入输出功能CP0CP1R01R02S91·S92Q3Q2Q1Q0175状态转移表CPQ3Q2Q1Q0对应十进制数10000020001130010240011350100460101570110680111791000810100191100000构成8421BCD加法计数器176Q0Q1Q2Q374LS90CP0CP1S92S91R02R01CP输入输出功能CP0CP1R01R02S91·S92Q0Q3Q2Q1Q3↓R01·R02=000000→…→1100计数177状态转移表CPQ0Q3Q2Q1对应十进制数10000020001130010240011350100461000571001681010791011810110091100000构成5421BCD加法计数器178（2）如何用模值为N的中规模计数器构成模值为M的计数器？N>MN<M179N>M从N进制计数器的状态转移表中跳跃（N-M）个状态，从而得到M个状态转移的M计数器。①反馈置零法（反馈复位法）②反馈置数法180①反馈置零法（反馈复位法）适用于有清零端的集成计数器。根据待设计的计数器的模值M，从集成计数器的输出端引出状态反馈去控制其置零端，停止当前计数并清零，以实现计数值从0到M-1的M进制计数器。0N-1M-1M清零181例1：用74LS90构成七进制计数器。解首先将74LS90接成8421BCD码十进制计数器。Q0Q1Q2Q374LS90CP0CP1S92S91R02R01Q3Q2Q1Q00000000100100011010001010110011110001001异步清零182CP12345678Q0Q1Q2Q3000000010010001101000101011000000001R01

·R020111183Q0Q1Q2Q374LS90CP0CP1S92S91R02R01Q3Q2Q1Q00000000100100011010001010110011110001001循环状态出现此状态使R01·R02=1，计数器清零。&184例2：用74LS90构成九进制计数器。写出循环状态解0000→0001→0010→0011→0100→0101→0110→0111→1000→（1001）Q0Q1Q2Q374LS90CP0CP1S92S91R02R01&确定控制清零端有效的输出状态1001185例3：用74LS161构成七进制计数器。0000→0001→0010→0011→0100→0101→0110→（0111）解写出循环状态确定控制清零端有效的输出状态0111CLRCPD0D1D2D3Q0Q1Q2Q3PC0TLD74LS161111&186结论用反馈置零的方法实现模值M的计数器控制清零端有效的输出状态为M若清零端高电平有效（如74LS90）采用与逻辑反馈，将与门的输出接到直接复位端。若清零端低电平有效（如74LS161）采用与非逻辑反馈，将与非门的输出接到直接复位端。187②反馈置数法适用于具有预置数功能的集成计数器。CLRCPD0D1D2D3Q0Q1Q2Q3PC0TLD74LS161111d0d1d2d3LD＝0CP↑d0d1d2d3输出代码反馈输出C0反馈188例1:用74LS161构成七进制计数器。Q0Q1Q2Q3000000010010001101000101011000000001LDCP12