第三章逻辑门电路基础

第三章逻辑门电路基础第1页，课件共102页，创作于2023年2月●门电路概述●半导体二极管的开关特性●半导体三极管的开关特性●半导体MOS管的开关特性●TTL门电路 ●CMOS门电路●TTL电路与CMOS电路的接口第2页，课件共102页，创作于2023年2月3.1概述门电路：实现基本运算、复合运算的单元电路，如:与门、与非门、或····门电路中以高/低电平表示逻辑状态的1和0获得高、低电平的基本原理高/低电平都允许有一定的变化范围第3页，课件共102页，创作于2023年2月正逻辑：高电平表示1，低电平表示0

负逻辑：高电平表示0，低电平表示1

3.2半导体二极管门电路

半导体二极管的结构和外特性（Diode）第4页，课件共102页，创作于2023年2月VI=VIH

D截止VO=VOH=VCCVI=VIL

D导通VO=VOL=0.7V高电平：VIH=VCC低电平：VIL=0输入VI输出Vo3.2.1二极管的开关特性：第5页，课件共102页，创作于2023年2月二极管的开

关等效电路：二极管的动态

电流波形：第6页，课件共102页，创作于2023年2月对二极管开关电路可得下列等效电路，如图3-1-3(a)(b)(c)。⑴内阻rD，导通压降VON⑵忽略rD⑶忽略rD及VON第7页，课件共102页，创作于2023年2月设VCC=5VVIH=3V;VIL=0V二极管导通时VDF=0.6VABY0V0V0.6V0V3V0.6V3V0V0.6V3V3V3.6VABY000010100111规定2.4V以上为逻辑“1”0.8V以下为逻辑“0”3.2.2二极管与门第8页，课件共102页，创作于2023年2月3.2.3二极管或门ABY0V0V0V0V3V2.4V3V0V2.4V3V3V2.4VABY000011101111VCC=5VVIH=3V;VIL=0V二极管导通时VDF=0.6V规定2.4V以上为逻辑“1”规定0.8V以下为逻辑“0”第9页，课件共102页，创作于2023年2月3.3TTL门电路

3.3.1半导体三极管的开关特性双极型三极管的开关特性（BJT,BipolarJunctionTransistor）

一、双极型三极管的结构管芯+三个引出电极+外壳第10页，课件共102页，创作于2023年2月基区薄低掺杂集电区低掺杂发射区高掺杂第11页，课件共102页，创作于2023年2月以NPN为例说明工作原理：当VCC

>>VBBbe

结正偏,bc结反偏e区发射大量的电子b区薄，只有少量的空穴bc反偏，大量电子形成IC第12页，课件共102页，创作于2023年2月二、三极管的输入特性和输出特性VON

：开启电压硅管，0.5~0.7V锗管，0.2~0.3V近似认为:VBE<VONiB=0VBE≥VONiB

的大小由外电路电压，电阻决定

第13页，课件共102页，创作于2023年2月三极管的输出特性

固定一个IB值，即得一条曲线，在VCE>0.7V

以后，基本为水平直线第14页，课件共102页，创作于2023年2月特性曲线分三个部分放大区：条件VCE>0.7V,iB>0,iC随iB成正比变化，ΔiC=βΔiB。饱和区：条件VCE<0.7V,iB>0,VCE很低，ΔiC

随ΔiB增加变缓，趋于“饱和”。截止区：条件VBE=0V,iB=0,iC=0,c—e间“断开”。仿真见NPN.EWB第15页，课件共102页，创作于2023年2月三、双极型三极管的基本开关电路当：VI=VIL时，T截止，VO=VOH当：VI=VIH时，T导通，VO=VOL第16页，课件共102页，创作于2023年2月i）当VI<VON时，三极管截止IB=0；

Ic=0；

VO=VOH≈VCC。ii）当VI>VON时，三极管导通；基极电流iB

当三极管处于饱和状态时的基极饱和电流为：为保证三极管处于饱和应使：

*注意：处于饱和时β小于处于线性放大区的β值。等效电路：

第17页，课件共102页，创作于2023年2月图解分析法：第18页，课件共102页，创作于2023年2月四、三极管的开关等效电路截止状态饱和导通状态第19页，课件共102页，创作于2023年2月五、动态开关特性从二极管已知，PN结存在电容效应。在饱和与截止两个状态之间转换时，iC的变化将滞后于VI，则VO的变化也滞后于VI。第20页，课件共102页，创作于2023年2月六、三极管反相器三极管的基本开关电路就是非门实际应用中，

为保证VI=VIL时T可靠截止，

常在输入接入负压。

当：VI=VIL时，T截止，VO=VOH当：VI=VIH时，T导通，VO=VOL第21页，课件共102页，创作于2023年2月例3.4.1：计算参数设计是否合理VIH=5VVIL=0Vβ=20；VCE(sat)=0.1VVEE=-8V10K3.3K1KVcc=5V仿真见单管反相器-例.EWB第22页，课件共102页，创作于2023年2月将发射极外接电路化为等效的VB与RB电路第23页，课件共102页，创作于2023年2月当：当：第24页，课件共102页，创作于2023年2月又：因此，参数设计合理第25页，课件共102页，创作于2023年2月3.4TTL反相器的电路结构和工作原理一、电路结构，设

第26页，课件共102页，创作于2023年2月二、电压传输特性第27页，课件共102页，创作于2023年2月第28页，课件共102页，创作于2023年2月第29页，课件共102页，创作于2023年2月需要说明的几个问题：第30页，课件共102页，创作于2023年2月三、输入噪声容限第31页，课件共102页，创作于2023年2月3.4.2TTL反相器的静态输入特性和输出特性①输入特性第32页，课件共102页，创作于2023年2月第33页，课件共102页，创作于2023年2月第34页，课件共102页，创作于2023年2月②输出特性第35页，课件共102页，创作于2023年2月T5导通；T4截止。2）输出为低电平特性*当iL增大时，VOL线性增大，但斜率很小，iL≤16mA。第36页，课件共102页，创作于2023年2月例：扇出系数（Fan-out），试计算门G1能驱动多少个同样的门电路负载。第37页，课件共102页，创作于2023年2月第38页，课件共102页，创作于2023年2月第39页，课件共102页，创作于2023年2月第40页，课件共102页，创作于2023年2月第41页，课件共102页，创作于2023年2月第42页，课件共102页，创作于2023年2月一、传输延迟时间1、现象3.4.3TTL反相器的动态特性第43页，课件共102页，创作于2023年2月二、交流噪声容限

当输入信号为窄脉冲，且接近于tpd时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限。（b）负脉冲

噪声容限（a）正脉冲

噪声容限第44页，课件共102页，创作于2023年2月三、电源的动态尖峰电流第45页，课件共102页，创作于2023年2月1.两种静态下的电源负载电流不等空载条件下：*Vo=Vol时，T2,5导通，T4截至*Vo=VoH时，仅T1导通，第46页，课件共102页，创作于2023年2月2、动态尖峰电流第47页，课件共102页，创作于2023年2月第48页，课件共102页，创作于2023年2月3.5其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门第49页，课件共102页，创作于2023年2月2.或非门3.与或非门第50页，课件共102页，创作于2023年2月4.异或门第51页，课件共102页，创作于2023年2月二、集电极开路的门电路1、推拉式输出电路结构的局限性①输出电平不可调②负载能力不强，尤其是高电平输出③输出端不能并联使用

OC门

第52页，课件共102页，创作于2023年2月2.OC逻辑门的特点及应用①.由于采用另外一组供电电源VCC’，且一般VCC’

>VCC

，故可以提高输出逻辑高电平的电压值。②.由于采用集电极开路输出,具有较大的电流驱动能力,而且可以输出端并联进一步增加电流输出能力.③.构成外部逻辑”线与”.第53页，课件共102页，创作于2023年2月3、OC门的结构特点第54页，课件共102页，创作于2023年2月OC门实现的线与第55页，课件共102页，创作于2023年2月4、外接负载电阻RL的计算第56页，课件共102页，创作于2023年2月第57页，课件共102页，创作于2023年2月第58页，课件共102页，创作于2023年2月三、三态输出门（ThreestateOutputGate,TS）第59页，课件共102页，创作于2023年2月三态门的用途第60页，课件共102页，创作于2023年2月3.5.4TTL电路的改进系列

（改进指标：)一、高速系列74H/54H

（High-SpeedTTL）1.电路的改进(1)输出级采用复合管（减小输出电阻Ro）(2)减少各电阻值2.性能特点速度提高的同时功耗也增加第61页，课件共102页，创作于2023年2月第62页，课件共102页，创作于2023年2月二、肖特基系列74S/54S（SchottkyTTL）1.电路改进采用抗饱和三极管用有源泄放电路代替74H系列中的R3减小电阻值2.性能特点速度进一步提高，电压传输特性没有线性区，功耗增大第63页，课件共102页，创作于2023年2月第64页，课件共102页，创作于2023年2月三、低功耗肖特基系列

74LS/54LS（Low-PowerSchottkyTTL）四、74AS,74ALS（AdvancedLow-PowerSchottkyTTL）···2.5其他类型的双极型数字集成电路*DTL：输入为二极管门电路，速度低，已经不用HTL：电源电压高，Vth高，抗干扰性好，已被CMOS替代ECL：非饱和逻辑，速度快，用于高速系统I2L：属饱和逻辑，电路简单，用于LSI内部电路···3.6.1CMOS门电路

一.MOS管的开关特性第65页，课件共102页，创作于2023年2月1、MOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层PN结第66页，课件共102页，创作于2023年2月N沟道增强型：当加+VDS时，且VGS>VGS(th)N

D-S间形成导电沟道（N型层）,VGS(th)N>0N型开启电压P沟道增强型：当加-VDS时，且VGS<VGS(th)P

D-S间形成导电沟道（P型层）,VGS(th)P<0P型开启电压第67页，课件共102页，创作于2023年2月2、MOS管的基本开关电路N型第68页，课件共102页，创作于2023年2月3、等效电路OFF，截止状态ON，导通状态第69页，课件共102页，创作于2023年2月4、MOS管的四种类型增强型耗尽型大量正离子导电沟道第70页，课件共102页，创作于2023年2月3.6.2CMOS反相器的电路结构和工作原理N型P型一、工作原理第71页，课件共102页，创作于2023年2月1、当Vi=VIL=0，由于T2（N型）,VGS2＜VGS（th）N，T2截止;

而T1（P）,VGS1=-VDD

＜VGS（th）P，T1导通。输出VO=VOH≈VDD

2、当Vi=VIH=VDD，由于T2（N型）,VGS2=VDD＞VGS2（th）N，T2导通;而T1（P型）,VGS1=0＞VGS1（th）P，T1截止。

输出VO=VOL≈0N型P型第72页，课件共102页，创作于2023年2月二、电压、电流传输特性第73页，课件共102页，创作于2023年2月三、输入噪声容限第74页，课件共102页，创作于2023年2月结论：可以通过提高VDD来提高噪声容限第75页，课件共102页，创作于2023年2月3.6.3CMOS反相器的静态输入和输出特性一、输入特性第76页，课件共102页，创作于2023年2月第77页，课件共102页，创作于2023年2月二、输出特性第78页，课件共102页，创作于2023年2月第79页，课件共102页，创作于2023年2月3.6.4CMOS反相器的动态特性一、传输延迟时间第80页，课件共102页，创作于2023年2月二、交流噪声容限三、动态功耗第81页，课件共102页，创作于2023年2月第82页，课件共102页，创作于2023年2月3.7.1其他类型的CMOS门电路一、其他逻辑功能的门电路1.与非门2.或非门N型P型N型P型第83页，课件共102页，创作于2023年2月带缓冲极的CMOS门1、与非门第84页，课件共102页，创作于2023年2月带缓冲极的CMOS门2.解决方法第85页，课件共102页，创作于2023年2月二、漏极开路的门电路（OD门）

N型第86页，课件共102页，创作于2023年2月第87页，课件共102页，创作于2023年2月三、CMOS传输门及双向模拟开关1.传输门N型P型第88页，课件共102页，创作于2023年2月第89页，课件共102页，创作于2023年2月2.双向模拟开关第90页，课件共102页，创作于2023年2月四、三态输出门N型P型第91页，课件共102页，创作于2023年2月三态门的用途第92页，课件共102页，创作于2023年2月3.8.1TTL与CMOS电路的接口*驱动和负载门的关系无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流，也就是必须同时满足下列各式第93页，课件共102页，创作于2023年2月驱动门

负载门CMOS驱动TTL其中n和m分别为负载电流中IIH、IIL的格个数。TTL驱动CMOS第94页，课件共102页，创作于2023年2月第95页，课件共102页，创作于2023年2月当TTL驱动CMOS电路时：TTL电路的VOH(min)≈2.4VCMOS电路VIH(min)≈3.5V。当CMOS驱动TTL电路时