使用IBIS模型进行时序仿真_第1页
使用IBIS模型进行时序仿真_第2页
使用IBIS模型进行时序仿真_第3页
使用IBIS模型进行时序仿真_第4页
使用IBIS模型进行时序仿真_第5页
已阅读5页，还剩22页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

丰富的开发资源，丰富的技术交流，硬件设计者的网上家园IBIS模型是一种在所有处理条件下对输入输出口行为进行建模的快速而精确的负载,时序就会比最初预想的不一致.这会对系统产生危害还是好处,取决与是怎样的不一致模的时候，参考点是必须建立的。为方便起见，参考点通常设在主器件上，那就是DSP。丰富的开发资源，丰富的技术交流，硬件设计者的网上家园丰富的开发资源，丰富的技术交流，硬件设计者的网上家园丰富的开发资源，丰富的技术交流，硬件设计者的网上家园t2=t1+（B0-C0）丰富的开发资源，丰富的技术交流，硬件设计者的网上家园以后本文以“tpd”来表示时钟与数据/控制线信号间的数据传输延迟。tpd表示了时钟tpd（SDRAMB0(Qn)－B0（CLK）丰富的开发资源，丰富的技术交流，硬件设计者的网上家园丰富的开发资源，丰富的技术交流，硬件设计者的网上家园考时间tref可以有IBIS模型计算出来。这是因为在测试系统中信号是点对之间时是单调的。这样Vref才能计算出来。数据和控制信号并不要丰富的开发资源，丰富的技术交流，硬件设计者的网上家园丰富的开发资源，丰富的技术交流，硬件设计者的网上家园计算SDRAM的建立时间时，最糟糠的情况是小的时钟延时加上丰富的开发资源，丰富的技术交流，硬件设计者的网上家园由于有多个控制/数据信号存在，所以精确仿真时是要分别对它们进行计算，分析最糟下，从t0点到信号在B点穿过逻辑电平（注意不是参考电平）的时间丰富的开发资源，丰富的技术交流，硬件设计者的网上家园t0点到信号在B点穿过逻辑电平（注意不是参考电平）的时间）。用DSP和SDRAM的I丰富的开发资源，丰富的技术交流，硬件设计者的网上家园丰富的开发资源，丰富的技术交流，硬件设计者的网上家园

人人文库> 全部分类> 行业资料 > 机电工程

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论