直接提取载波技术的平方环设计

基于直接提取载波技术的平方环设计Time:2010-02-2610:13:20Author: Source:中电网吕鑫宇，姚远程，谭清怡，邹腾剑(1．西南科技大学信息工程学院四川绵阳621010；2．四川九洲电器集团有限责任公司四川绵阳621000)0引言在软件无线电(SDR)技术实现的收发系统中，数字锁相环在载波同步、位同步、相干解调、信号跟踪、频率选择等方面发挥着重要作用，已成为数字调制／解调，数字上变频／下变频中不可缺少的核心器件。接收机为了提取载波，普遍采用平方环法和科斯塔斯环法，其中平方环以其电路结构简单而得到了广泛应用。但在平方环电路的设计中，由于NC0(或VC0)工作在2ec频率上，当环路锁定后，其NCO(或VCO)的输出需经过二分频才能得到所需载波。而二分频电路在实现过程中，特别是在对NCO进行数字分频时，用FPGA实现太耗资源。以下提出一种新的数字平方环电路，实现了从BPSK信号中提取相干载波的功能，简单易行,便于实现，并对其进行了数学推导和建模仿真，具有良好的实用价值。1锁相环的结构锁相环(PLL)由鉴相器(PD)、环路滤波器(LF)以及数控振荡器(NC0)组成，如图1所示。fit/)图fit/)图i饋相环的构査鉴相器通常由乘法器来实现，鉴相器输出的相位误差信号经过环路滤波器滤波后，作为数控振荡器的控制信号，而数控振荡器的输出又反馈到鉴相器，在鉴相器中与输入信号进行相位比较。PLL是一个相位负反馈系统，当PLL锁定后，数控振荡器的输出信号相位将跟踪输入信号的相位变化，这时数控振荡器的输出信号频率与输入信号频率相等，但相位保持一个微小误差。平方环法的工作原理在平方环载波恢复电路中，BPSK信号经平方后得到两倍载频的频谱分量，用锁相环提取这一分量，然后进过二分频可得到载频分量，如图2所示。设BPSK信号平方后得到：u(£)=[号—穴丁"]%曲臥£当gW为矩形脉冲时+有u(t)-=yd+cos人假定锁相坏锁宦在2%频率上，NCO的输出信号为S(x)=AsinQ叫丄+2銜5人其中A护是对输入信号相位的怙计值。BPSK^帝逋世液富—h下方asn—►—*■环路泄袒戦 1rrJqk—NCO1—►禺2乎方茹乱就恢复也踣因鉴相器采用乘法器实现，则鉴相器输出相位误差信号为=兰詳审*加訂+2色妙+乎审+2色回+攀siiid色硏经过环路低通滤波滤除高频分址为=零因忒2%f+肚妙+密sinWou十2g八褂到的佰号为崗:Kdsin(2i^)A反凸趴其中，Kd二KpA/4。环路滤波器的输出仅与数控振荡器输出和输入信号之间相位差有关，控制电压，以准确地对数控振荡器进行调整。显然，当本地恢复的同相载波与调制载波达到同频同相时，=0。因此，解调的关键在于调整NC0输出信号的频率和相位，使其最终满足△q=0或在一个很小的范围内，即相干解调的本地载波同步问题。锁相环在工作时可能锁定在任何一个稳定平衡点上。这意味着恢复出的相干载波可能与所需要的理想本地载波同相，也可能反相。由于本地参考载波有0,n模糊度，因而解调得到的数字信号可能极性完全相反，从而1和0倒置。这对于数字传输来说当然是不能允许的。克服相位模糊度最常用且最有效的方法是在调制器输入的数字基带信号中采用差分编码。改进平方环的工作原理改进的平方环载波恢复电路，如图3所示。利用DDS产生的NCO数控振荡器能够输出完全正交的正余弦信号，并考虑到三角函数之间的关系sin（2wct）=2sin（3ct+△©）cos（3ct+△©），因此这里将NCO的频率锁定在载波频率Wc上，然后将NCO两路正余弦输出通过一个乘法器再增益2倍，并且在FPGA实现时，只需要进行简单的移位就能完成乘除法的运算，输出就为传统平方环的NCO输出，由于数控振荡器将频率锁定在Wc上,所以它的正弦输出即为提取的载波，省去了二分频电路。由于传统的二分频电路均采用数字分频电路，不能保持原有的正弦波形，因此还需要附加滤波器等电路。相比改进的电路要复杂得多，并且在实现上也不如改进之后的容易。环路部件鉴相器在锁相环中，鉴相器（又称为相位检测器）是一个相位比较装置。它是将输入信号与数控振荡器的输出信号的瞬时相位进行比较，产生一个输出电压。这个电压的大小，直接反映两个信号相位差的大小；这个电压的极性，反映输入信号超前或滞后于数控振荡器输出信号的相对相位关系。由此可见，鉴相器在环路中是用来完成相位差与电压变换的，其输出误差电压是瞬时相位误差的函数。环路滤波器环路滤波器用于衰减由于输入信号噪声引起的快速变化的相位误差和平滑相位检测器泄露的高频分量即滤波，以便在其输出端对原始信号进行精确的估计，环路滤波的阶数和噪声带宽决定了环路滤波器对信号的动态响应。文献［5］对几种常用的环路滤波器性能进行了详细的分析。由于一阶环路滤波器会产生稳态相差，从而降低系统误码性能；三阶环路滤波器实际实现难度较大；二阶环路滤波器在直流增益为无穷大，而频偏为常数的情况下，仍然能够实现稳态，实现难度适宜，即采用二阶环路滤波器，其结构框图如图4所示。

e岡i二普年轉曲述耳的阳齣哥图中为处渡器的参数抚1e岡i二普年轉曲述耳的阳齣哥图中为处渡器的参数抚1代表单位时何延迟"典休的计畀处式如下*G=卒CLK式中：E为环路阻尼系数，通常取0.707；wn为阻尼振荡频率；Ts为频率控制字更新周期;锁相环路的各种性能对Kd为环路增益。详细的推导见参考文献［6］。因此环路滤波器参数的设计关键在于wn，Kd。锁相环路的各种性能对通常设计时用滤波器的噪声带宽Bn来取代wn，即:叫wn，E的要求存在着矛盾和统一，增大叫wn，E，可以增大捕获带，减小捕获时间，加强对NC0噪声的滤除，减小稳态相关，增大同步带，增大同步扫描频率；减小wn，g，可以加强对输入噪声的滤除，延长平均跳周时间。增强一方性能，则会降低另一方性能，因此合理设计环路滤波器的参数能够优化系统的性能。数控振荡器NCO在环路中的作用就是产生理想的频率可变的正弦和余弦，确切地说是产生一个频率实时可变的正弦样本。正弦样本可以用实时计算的方法产生，但在高速采样频率中，NC0产生正弦和余弦的最有效办法就是查找表法，即事先根据NCO正余弦相位计算好相应的正余弦值,并以相应的相位角度作为波形存储器（ROM）的取样地址来存储对应相位的正余弦值。NCO的相位，可通过固定的频率控制字（载波频率）与环路滤波器的输出累加和相加得到，即可把存储在波形存储期内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。NCO内部ROM正余弦表的大小影响输出波形的精度,越大的ROM正余弦表，得到的波形输出越理想，但同时增加了硬件资源。考虑到正弦信号的对称性，只存储1/4的周期，即0〜n/2的波形，通过对输入到波形ROM的地址及其输出数据的关系，可按照一定算法予以实现。仿真与分析利用Simulink对改进的平方锁相环进行了仿真。由于用FPGA实现时，可直接定义DDS为两路正交的输出，而在Simulink模型中，数控振荡器的输出仅为一端输出。在此为了简单起见，搭建锁相环模型时用到了两个数控振荡器，为得到正交的输出只需要将两个数控振荡器的相位差定为n/2即可。这样做不仅大大地简化了搭建模型的时间，而且对仿真本身没有任何影响，仿真核心部分如图5所示。仿真条件：初始相差为n/3；初始频偏为5kHz；调制方式为BPSK；码元速率为2Mb/s；载波频率为4MHz。仿真模型如图6所示。其中，BernoulliBinaryGenerator和sineWave模块分别产生伯努利分布的随机二进制数序列和载波信号，将随机二进制数序列通过简单的变换模块，生成双极性不归零码，再一起送人Product模块完成BPSK调制。因为该仿真主要是验证算法的可行性，所以假设是在理想的信道下传输的。在接收解调端，使用乘法器Productl完成平方功能，也可将该乘法器用绝对值模块等非线性器件模块代替。Product2作为锁相环的鉴相器，并且该锁相环路为二阶环。为了验证该算法的可行性，设置NCO的中心频率与发送载波频率之间有一定误差，控制灵敏度也可通过仿真实验确定。为了更好地比较仿真结果，SineWavel模块的频率与NC0设置的中心频率一致，并将输出一起送进示波器进行观察分析。示波器Scope2对比显示了双极性不归零码与相干载波乘积的输出和未经过锁相环路乘积的输出。图7给出了乘以载波之后的信号波形（示波器的横坐标表示时间轴，物理符号是t，单位为s,物理量为2ps；纵坐标表示信号的强度）。为了更加清晰地观察图形，图7波形是低通和抽样判决器之前的波形。从图中对比不难看出，改进的锁相环路能够很好地将信号解调出来，从而达到了预想的效果，并通过仿真得知其仍然能够应用于相关的领域（如调制解调），然而对于有相位差和频偏的载波已经不能解调出原始的信号了。仿真中，如果减小

NCO的灵敏度，可观察到锁相环失锁。示波器Scope对比显示了原始双极性不归零码和解调判决的输出，如图8所示（示波器的横坐标表示时间轴，物理符号是t单位为s,物理量为5“s；纵坐标表示信号的强度）。解调输出的序列比原始序列稍有延迟，但是不难发现，改进的平方环载波恢复电路能够准确地解调调制后的信号，延迟是由于解调模块中的低通滤波和抽样判决引起的。nn.图E辭調箱出序利和療貽序列对比国7改进魅相料与炭境轴栢环波無的跡比ann.图E辭調箱出序利和療貽序列