2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共50题)1.数字电路中的三极管一般工作于______区和______区。2.某8位模数转换器是由并/串结构组成的，则其内部有多少个比较器?给出计算过程。3.两个门电路的输出端可以并接的条件是什么?如果将不能并接的两个门电路的输出端并接，会发生什么现象?4.若要将一异或非门当做反相器(非门)使用，则输入端A、B端的连接方式是______。A.A或B中有一个接“1”B.A或B中有一个接“0”C.A和B并联使用D.不能实现5.画出如图1所示电路在给定D1和CP作用下Q1、Q2和Y的输出波形，说明该电路的功能。

6.两个TTL门电路的输出端是否可以直接相连，为什么?如果设计中必须直接相连，应该用什么器件?7.ADC输出为12位二进制数，输入信号最大值为10V，其分辨率是______。8.在图1所示电路中，在所示输入波形的作用下，画出相应的输出波形(假设初态Q1Q2=00)。

9.(63)O的二进制补码是______，格雷码是______。10.555定时器是一种用途很广泛的电路，除了能组成______触发器、______触发器和______三个基本单元电路以外，还可以接成各种实用电路。11.可编程逻辑器件EPROM2716有11根地址线A10～A0，8根数据线D7～D0，为片选端，低电平有效。此器件的存储容量是______。A.210×8B.211×16C.211×8D.210×1612.如图1所示是2个集成芯片二-十六进制同步计数器74LS161(进位端RCO=TQDQCQBQA)，试附加适当的门电路构成一个89进制计数器，简述设计过程。

13.试用一片(只用一片，不加任何逻辑门)4位加法器74283实现余3码到8421BCD码的转换电路。14.若JK触发器原态为“0”，控制输入J=K'=1，当有效时钟作用后Q*=______。15.欲产生序列信号11010111，则至少需要______级触发器。A.2B.3C.4D.516.在门电路中，为获得稳定的______电平，三极管应工作在______。17.PROM的与阵列是______。A.全译码可编程阵列B.全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列18.在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为______。A.16B.4C.8D.219.时序电路包括______电路和______电路，它们的基本组成单元分别是______和______。20.如图所示正脉冲的脉冲宽度、脉冲重复频率、脉冲占空比为______。

A.tp、1/T、tp/TB.tp、1/T、tp/(T-tp)C.tp、1/T、(T-tp)/rD.tp、T、tp/(T-tp)21.电路如图1所示，试完成下列各项：(1)试用图1(a)所示74LS161和适当的逻辑门设计一个电路，实现图1(b)所示的状态转换图，要求使用置数端LD完成；(2)在(1)电路基础上，添加最少的逻辑门实现图1(c)所示波形，其中CP为外加时钟，P为电路的输出。写出设计过程，并在图中标出输出信号P端。

22.对于JK触发器，若J=K，则可完成______触发器的逻辑功能；若K=J=1，则可完成______触发器的逻辑功能。23.移位寄存器由8级触发器组成，用它构成的扭环形计数器具有______种有效状态；用它构成的环形计数器具有______种有效状态，构成线性反馈移位寄存器具有______种有效状态。A.16，8，511B.4，8，15C.16，8，255D.8，16，12724.如图(a)所示电路由74LS153双四选一数据选择组成，试写出输出Z的表达式，并分别用集成芯片74LS138最小项译码器[见图(b)]和74LS151八选一数据选择器[见图(c)]实现该电路。

25.如图1所示为加法器74LS283，当加数A3A2A1A0为2421BCD码时，要求输出S3S2S1S0为8421BCD码，试确定另一个加数B3B2B1B0，并完成逻辑设计。

26.一个逻辑0和一个高阻相与结果是什么?一个逻辑1和一个高阻相或结果是什么?并说明为什么。27.逻辑函数F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之间满足______关系。A.对偶B.相等C.香农展开D.反演28.试说明最小项和最大项的关系。29.(1)将T触发器转换为JK触发器：(2)用如图1所示的D触发器、JK触发器、SR触发器和T触发器设计一个4位异步加法计数器，其中D触发器的输出为最低位，T触发器的输出为最高位。

30.用JK触发器设计一个序列信号发生电路，使之在一系列CP脉冲信号作用下能够周期性地输出“010110”序列信号。(1)给出状态分配方案；(2)画出状态转换图；(3)列出状态转换表；(4)画出次态卡诺图；(5)写出状态方程；(6)画出逻辑图；(7)检查自启动。31.在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。A.接高电平B.接低电平C.悬空D.通过电阻接地32.主从JK触发器的输入波形如图1所示，设初始状态Q=0，画出Q端的波形。

33.用卡诺图求逻辑函数F=∑W，X，Y，Z(4，7，9，13，15)+d(5，6)的最简和之积表达式(或与表达式)为______。34.下列说法中，______是正确的。A.寄存器一般是边沿触发的，仅在时钟的边沿改变状态；锁存器一般指电平触发的触发器，特点是当控制端有效时，输入端的变化会随时传递到输出端B.同步计数器各触发器的CP脉冲相同，异步计数器的各CP脉冲不同，异步计数器的速度可能比同步计数器速度快C.异或门当反相器使用时，把多余输入端接低电平D.组合逻辑电路如果产生了可以采用增加冗余项方法消除的险象，这种险象属于功能险象35.如图所示是用555定时器组成的多谐振荡电路，如果uI端接4V电压，试求输出uO的频率。

36.分析图1所示电路，分别写出X、Y、F点与输入A、B之间的逻辑表达式。

37.在图所示由TTL门电路组成的环形振荡器中，已知G1、G2门的平均传输时延相同，为tpd=25ns，现测得该振荡器的振荡频率f=6.25MHz，则G3门的tpd是______ns；而输出波形的振幅Uom约为______V。

A.30；2B.30；3C.20；3D.25；2.538.如图所示组合电路输入为有权BCD码。当X3X2X1X0为1001、0011、0001、0101时对应显示数字为6、3、1、5。说明输入为何种权码?电路中的4位二进制加法器74LS83担当了何种功能?并说明其所用方法的理论依据。

39.分析图1所示电路，画出状态转换图，说明电路的计数模值。

40.八进制数34.2的等值二进制数为______；十进制数98的等值二进制数为______，8421BCD码为______。41.将集成计数器转换成任意进制计数器时，可采用______或______两种方法来实现。42.以下描述一个逻辑函数的方法中______只能唯一表示。A.表达式B.逻辑图C.真值表D.波形图43.有一个5421BCD码表示的数据为101000010011，其表示的十进制数是多少?44.5个变量可构成______个最小项，全体最小项之和为______。45.A的原码为011010，则2A对应的8位原码形式为______，-A的8位补码为______。46.根据图1(a)所示电路和附图1(b)中所给出的激励波形，分析并画出对应输出y的波形图(设起始状态为QD，QJK=00)。

47.由3个JK触发器构成的时序电路的状态输出为Q2Q1Q0，其中的卡诺图如图所示，写出、J2和K2的表达式(图中×为任意项)。

48.用卡诺图化简下列逻辑函数：49.一个8位移位寄存器的移位脉冲的频率是1MHz，将8位二进制数并行地移入这个移位寄存器需要______。A.经过8个触发器的传输延迟时间B.8μsC.经过1个触发器的传输延迟时间D.1μs50.如图1所示电路是一种由运算放大器及电压反馈支路构成的施密特触发器，若要运算放大器的开环差模电压增益Aud=uO/ud与反馈系数的乘积大于1，这时，电路的电压传输特性即uO=f(uI)应是图2所示中的______。

A.DB.CC.AD.B第1卷参考答案一.历年考点试题黑钻版1.参考答案：截止

饱和2.参考答案：解：有(24-1)×2=30个比较器。由2个4位的并行型A/D转换器配合D/A转换器组成，用两次比较实行转换，所以称为HalfFlash(半快速)型，每个并行转换器有(24-1)个比较器。3.参考答案：输出集电极开路的门电路可以并接。若将不能并接的两个门电路并接，当两个门电路输出电平不相等时，其输出级形成低阻通道，使得电流过大，会烧坏器件。4.参考答案：D5.参考答案：解：驱动方程为：

DFF1是上升沿有效，DFF2为下降沿有效，波形图如图2所示。

6.参考答案：解：普通的TTL门电路输出端不允许直接相连，因为普通的TTL门电路输出端之间若直接相连，会在电源与地之间形成一条低阻通路，从而导致电流过大烧毁门电路，或者造成逻辑错误；如果设计中必须直接相连，应该用OC门相连。7.参考答案：44mV。分辨率为10/212V。8.参考答案：解：画出输出波形如图2所示。

9.参考答案：(101100)B

(101010)B10.参考答案：施密特

单稳态

多谐振荡器11.参考答案：C12.参考答案：解：采用同步置数的方法进行设计。

89=16×5+9

从0开始计数到88共89个数。

88=16×5+8

因此，当一个芯片输出为5，另一个输出为8时，置0，重新计数，如附图2所示。

13.参考答案：解：余3码-0011=8421BCD，等价于余3码+1101=8421BCD。

余3码由A端输入，A3为高位，A0为低位，B端输入1101，Q3Q2Q1Q0即为所需8421BCD码。设计电路图如图所示。

14.参考答案：115.参考答案：B16.参考答案：高低

截止区或饱和区17.参考答案：BPROM的与阵列为地址译码器，不可编程。每一个存储单元对应唯一的地址，所以是全译码的。18.参考答案：D19.参考答案：存储

组合

触发器

门电路20.参考答案：A21.参考答案：解：(1)74LS161为异步清零计数器，设计电路如图2所示。

(2)在(1)电路基础上，添加最少的逻辑门实现图1(c)所示波形，如图3所示。

22.参考答案：T

T'23.参考答案：C24.参考答案：解：由题图可知，当C=0时，左半边工作；当C=1时，右半边工作。将C、B、A作为控制信号，D作为输出信号，可得：

所求该电路的实现如图所示。

25.参考答案：解：当A3A2A1A0为2421BCD码时，对应的十进制04，另一加数为0000，可输出8421BCD码；当A3A2A1A0为2421BCD码时，对应的十进制59，另一加数为1010，可输出8421BCD码。其逻辑设计如图2所示。

26.参考答案：逻辑0与高阻相与结果是逻辑0，因为这时相当于对高阻态接下拉电阻，输出结果为下拉输出值，为逻辑0。逻辑1和高阻态相或，结果是逻辑1，因为这时相当于对高阻态接上拉电阻，输出结果为上拉高电平，即逻辑1。27.参考答案：A28.参考答案：解：n个变量的最小项是n个变量的逻辑乘，全部变量都必须存在，每个变量既可以是原变量，也可以是反变量。所以最小项的数目是2n个，最小项用mi表示。下标用最小项对应的二进制码相应的十进制数表示。

n个变量的最大项是n个变量的逻辑和，全部变量都必须存在，每个变量既可以是原变量，也可以是反变量。最大项的数目也是2n个，最大项用Mj表示。

最小项和最大项之间存在对偶关系，最小项是与逻辑，最大项是或逻辑；最小项的下标对应的二进制码，进行0、1互换就可以确定最大项的下标；最大项的下标与对应的最小项下标之间有一定关系：j=2n-1-i。n是逻辑变量的数目，对应于二进制码的位数；i是最小项的下标数；j是最大项的下标数。

最小项和最大项的性质：①最小项的性质和最大项的性质之间具有对偶性；②最小项对每一种输入被选中的特点是只有一个最小项是“1”，其余最小项都是“0”，即所谓N(2n)中取一个“1”；对最大项每一种输入被选中的特点是只有一个最小项是“0”，其余最小项都是“1”，即所谓N(2n)中取一个“0”；③全部最小项之和恒等于“1”；m0+m1+m2+m3=1，N(2n)中取一个“1”；④全部最大项之积恒等于“0”；m0m1m2m3=0，N(2n)中取一个“0”；⑤最小项的反是最大项，最大项的反是最小项。；⑥一部分最小项之和的反等于另外那些最小项之和。；⑦两最小项之积恒等于“0”；N(2n)中取一个“1”；⑧两最大项之和恒等于“1”；N(2n)中取一个“0”。29.参考答案：(1)如表所示，因为

(2)只要把4个D触发器异步串联起来，让前一个的负相端驱动下一个触发器就能得到异步加法计数器。

对于sR触发器，，当驱动时钟为1时，令S=0，R=1，那么SR触发器就相当于D触发器；JK触发器与SR触发器相同，有，当驱动时钟为1时令J=0，K=1，JK触发器就相当于D触发器；T触发器有，当驱动时钟为1时令T=0，就相当于D触发器。所以可画出电路图如图2所示。

30.参考答案：解：首先进行逻辑抽象。

(1)输出Y“010110”为6个状态，则可取S0～S5为从000～101的6个状态。

(2)状态转换图如图1所示。

(3)状态转换表如表所示。

(4)次态卡诺图如图2所示。

(5)将(4)中的卡诺图分解，如图3所示。

从卡诺图可得状态方程：

(6)由状态方程可得触发方程：

(7)将两个无效状态110和111分别代入(5)中的状态方程，所得次态分别为111和100，可以自启动。31.参考答案：A32.参考答案：解：画出Q端的波形如图2所示。

33.参考答案：(W+X)(W'+Z)(X+Y')34.参考答案：A35.参考答案：解：由题意，uI是555定时器的外接控制电压，所以555定时器的内部参考电压分别为VT+=uI，。

电路工作时，电容C两端的电压uC在和uI之间振荡。根据三要素法，可以求出uC从上升到uI的时间：

同理，可得uC从uI下降到的时间：

则输出uO的频率为：36.参考答案：解：37.参考答案：B38.参考答案：解：输入的X3X2X1X0为5421码。由于74LS74译码器的作用是把8421