晶圆级封装wlp的研究进展

晶圆级封装wlp的研究进展

1新型晶圆级封装技术随着半导体技术的高密度和高集成度，芯片信号的传输量与日俱增，接收人数逐渐增加。传统的双重直插式封装、小形状封装、阵列密封等类型的总称，阵列密封等类型的逐步发展。重量密封（copscal密封）、标准尺寸密封（flipchip）、3d密封等新型密封形式逐渐开始。WLP(WaferLevelPackaging)又称晶圆级尺寸封装,已经成为先进封装技术的重要组成部分。晶圆级封装的工艺流程(如图1所示),它是直接在晶圆上进行大多数或是全部的封装、测试程序,然后再进行切割。WLP是以焊球阵列封装为基础,是一种经过提高和改进的芯片尺寸封装。它实现了尺寸小、轻、便携式手持设备的需求2重0.3晶圆级封装测试随着技术的不断发展成熟,为了迎合各种半导体新技术和新材料的需求,新型的微电子封装技术将逐渐取代传统的二维封装技术,并将其具有的一些局限性去除,以达到高性能、低功耗和低成本与传统的封装技术所不同的是,晶圆级封装技术是先对整个晶圆进行封装测试之后再进行切割而得到的单个成品芯片,而传统的封装技术是先切割晶圆,而后对其进行封装测试。它的关键工艺技术是重布线技术(即RDL)和焊料凸点制作工艺。晶圆级封装方法的独特在于封装内部没有键合粘接工艺,充分体现了BGA、CSP的技术优点重布线技术是在晶圆表面沉积金属层和介质层并形成相应的金属布线图形,来对芯片的I/O端口进行重新布局。这种RDL需要采用有机高分子材料PI(polyimide)和Al/Cu金属化布线来将原在芯片四周的I/O焊盘重新布置成为面阵列分布形式。PI一直是高性能高分子材料的首选,应用于钝化膜、应力缓冲膜等,可靠性测试结果较好如图3所示,描述的是芯片外面键合区域到凸点焊重新布线的剖面图。芯片外的键合点通过溅射UBM,使新旧焊区布线相连,再通过光刻的方法实现电镀区域的选择。电镀后剥离去掉光刻胶,然后对焊料凸点间的UBM金属层进行刻蚀。最后经过回流焊、熔化,这样就形成了一个球型的凸点如今,电子产品的主要发展趋势是轻、小、薄,同时在同等情况下更可靠、更强大、更便宜、更环保。由于技术的不断发展更新,先进封装类型将成为集成电路封装的主导类型,因此焊点的可靠性成为了这些封装类型的一个很重要的方面3发展csp封装需要提高可靠性1)封装尺寸根据J-STD-012标准的定义2)电性能与热性能在新一代的高速、高集成度的显示芯片中,散热问题将是一个大挑战。独特的倒装封装形式可以使芯片的背面直接接触到空气,加快散热。同时通过金属层基板也可以提高散热效率,或者在芯片背面加一金属散热片,进一步提高芯片散热冷却的能力,极大地提高了芯片在高速运行时的稳定性。对于CSP封装,芯片产生的热相比其他封装形式可以以更短的通道传到外界,直接通过焊球连接到电路板进行更有效的散热。跟其它封装的电路一样,可以进行测试、老化筛选等操作,提高了电路的可靠性。另外,CSP还有气密封装电路的优势。作为一种新型的封装形式,除了比传统的封装形式有很多的优点之外,晶圆级封装还存在着一些不足。CSP封装技术是近几年流行的一种集成电路封装形式,还处于发展的初期阶段,没有自己统一的标准。每家封装厂都有自己的产品标准,包括封装外形的尺寸(长、宽、厚度)、焊球的数量、间距等等。如果CSP封装需要广泛应用开发,也需要建立一个统一的标准,以便开发和应用。成本问题也是阻碍CSP封装技术发展的一个重要因素,虽然相比其他传统封装成本降低了,但是现在技术还不太成熟,CSP封装产品的价格目前是一般产品的一倍以上,所以需要引进新材料、新工艺、新技术等,以降低工业成本,从而降低CSP封装产品的价格。除了标准化、成本等问题,可靠性也是一项重要指标。由于其体积小,散热、应力等问题也是研究的主要方向。为了推进CSP的广泛应用,需要以更低的价格提高和保证产品的质量。4晶圆级封装的距离和参数随着电子产品不断更新升级换代,高集成度、多功能是集成电路产品的发展趋势,先进封装技术的发展加速了电子产品开发的进程。晶圆级封装技术可以减小芯片尺寸、布线长度、焊球间距等,由此可以提高集成电路的集成度、处理器的速度等,降低功耗,提高可靠性。晶圆级封装的发展前景主要体现在两个方面:一方面是现有主要领域产品如影像传感器芯片封装的放量增长;另一方面是对传统封装产品的升级换代。国内的前几大封装厂均已设立晶圆级封装的产线。南通富士通微电子股份有限公司在2015年5月5