Cadence DDR总线仿真技术

CadenceAllegroBusSimulation总线仿真——源同步分析孙海峰随着电子设计的快速进步，总线速度的提高在PCB上的实现越来越难，这样就催生了新的不受时钟制约的时序系统，即源同步时序系统。源同步时序系统最大的优点，就是大大提升了总线的速度，在理论上信号的传送可以不受传输延迟的影响。源同步系统的基本结构如下图所示：选通信号•（源同步时钟）图1：源同步结构示意图D选通信号•（源同步时钟）图1：源同步结构示意图D■>Q厂>Q飞行时间恨持完全一致图1是一个基本的源同步时钟系统的结构示意图。可以看到，驱动芯片在发送数据信号的同时也产生了选通信号（Strobe）,而接收端的触发器由该选通信号脉冲控制数据的读取，因此，这个选通信号也可以称为源同步时钟信号。源同步时钟系统中，数据和源同步时钟信号是同步传输的，保证这两个信号的飞行时间完全一致，这样只要在发送端的时序是正确的，那么在接收端也能得到完全正确的时序。整个系统在时序上的稳定性完全体现在数据和选通信号的匹

配程度上，包括传输延迟的匹配，器件性能的匹配等等，只要两者完全匹配，那么我们就可以保证系统时序的绝对正确，。然而，在实际的PCB设计中，我们往往不可能观察到总线与选通信号的匹配程度，我们就需要借助新的设计仿真软件，来实现这个功能，就此Cadence顺应电子设计的大潮流，推出了DDR总线仿真工具BusSimulation用以进行源同步分析仿真。那么Cadenee软件是如何来实现PCB的源同步时序分析的呢，接下来，我将详细阐述这个过程。1、进入CadeneeAllegroSI仿真界面，如下图所示：2、点击OK进入SI仿真界面，并完成SI仿真基本流程，包括：模型库添加、模型赋予、DC网络值定义等等。HHPTCEModelsSPECTREModelsIBISModelsSPICEModelsIMLModelsModelNameM口delType1HHPTCEModelsSPECTREModelsIBISModelsSPICEModelsIMLModelsModelNameM口delType111DesiqnLinkA2IDIMMDesignLink3IDIMMDesigiiLiiik44PortESpiceDevice5h2posBoa.rdMode1&ElRDlUltoU2DesigiiLiiik7EIRD1U1t口E：RD2U2DesiqnLink8ElRDlU2t口EIRD2TJ1DesiqnLink9C20p_withpkgESpiceDevice10cableesp1ceEbpiceDevice11capa.cit口工20pFESpiceDevice12CDSDefau1tACTerminatorIbisTemiinatur13匚DSD已fauItInputIbislnpi.it14匚DED已fau丄tTnput._1p8vIhimlrL"t15CDSDefanItInput_2p5vIht16CDbDefau丄11nput_3pJvIhislnpi.1117匚DED已fau丄tTnput._5vIhimlrL"t18CDSDefault10Ibis10v|1□.—r.—.1<1l>MudelTypeFilterModelNamePaLttemICloseRefresh图2：模型库添加与管理n口口口dfe1+1-n口口口dfe1+1-:|+|-:.1+1-:|+|-:•!+!-:0-M口delAssigniiLent□IncludeORIGINALModelFPthinMapFileSignalMode1Assignment|DevicesBondWir巳s||RefD巳sPins||Conn巳utor占|DevTypeVaiue/RefdesSignalModel1364532-2_2_HE；SDC：2_1364532-213&4532-22-767004-2_0_MIC：TOR_2-767004-2_2-767004-2_SMT382N2222A_0_SOT23_FMMT2222AFMMT2222A2N2222A_SOT23_FMMT2222AFMMT2222A437-001_12_SFP_437-001437-00174ALVCH16244_2_TSSOP48_74ALVCH174ALVCH16244_TSSOP4874ALVt：+C3+n场U25场U26%U3476SElO8_DIPSUITCH16_AGILENTE5387ASMT74AL7CH16244_174ALVCH16244_174ALVCH16244_1.76SB0876SB08APROBEAGILAGILENTE5387As<111111IXDisplayFiltersDeviceType:*vDeviceClass:*Refdes:*vClearAllM口delAssignmentsPreferences..HelpPreferences..Help模型赋予图4：DC直流网络定义3、完成上述SI仿真基本步骤后，就可以开始进行SI分析，包括：反射、串扰、EMI、通道分析等等，这里就不再赘述。这里主要介绍的是新的PCB源同步时序分析工具BusSimulation,该总线仿真针对DDR的总线进行源同步时序分析。在源同步分析之前，我们先要对

DDR总线进行相关仿真设置。在SI仿真界面中，执行Analyze->SI/EMISim->BusSetup命令，在弹出的tInitialize...ModelBrowser...ModelAssigrunent...ModelDump/Refresh...PreferencesAudittInitialize...ModelBrowser...ModelAssigrunent...ModelDump/Refresh...PreferencesAudit►Probe...KtalkTable...BusSetup...AssignEosStuolosHoses.3d.ZeleteSasaooSvitdOn：RisingEdgeDeratingTableFile：Ass：5iBusSifierModelsSelectClodcsAssignEosStuolosHoses.3d.ZeleteSasaooSvitdOn：RisingEdgeDeratingTableFile：Ass：5iBusSifierModelsSelectClodcsorStrobesAsszgiEnsSne“toClocksarStrobesExport.BufferModelToBeAssignedDQ_FU1LvDQFUIvDQFUILv||Iipart.AssignAssignAssign|OK|1ippl?1HelpSelecteddosHIDOItatsiotinBcs图5：调用BusSetup下图6即为调出的DDR总线信号的设置窗口，上方SelectBustoSetup区域为DDR总线基本设置，包括：BusName仿真总线名称、BusDirection总线数据方向、ControllerRefdes总线控制器件、SwitchOn数据采样沿等（与DDR1、DDR2、DDR3采样沿一致）。此外，点击CreateSimulationBus即可创建仿真总线。SelectBostoBusDirectioq：CVuiDirectianalCBidirectionalControllerfefdesFl图6：总线信号设置一一DDR总线驱动与接收能力选择""完成上方SelectBustoSetup区域的总线选择基本设置后，接下来我们需

要设置具体仿真相关参数，分别包括：为总线赋予驱动与接收能力的AssignBusBufferModels选项卡，为DDR总线确定选通信号或时钟信号的SelectClocksorStrobes选项卡，以及为选通信号或时钟信号确定所需仿真的总线网络的AssignBusXnetstoClocksorstrobes选项卡，其设置方式简单明晰，如图6-8所示。Export...Import...图8：DDR总线信号设置——为选通信号或时钟加载需要仿真的总线网络图7：DDR总线信号设置——选通信号（Strobe）或时钟（Export...Import...图8：DDR总线信号设置——为选通信号或时钟加载需要仿真的总线网络图7：DDR总线信号设置——选通信号（Strobe）或时钟（Clock）的选择R1,SignalBusSetupEH国StrobeNameAssignBusComponentBufferModelsSelectflocksorStrobesAssignBusXnetstoClocksorStrobes［込1丄__》］最后，点击OK完成DDR总线的仿真设置，下面就是源同步仿真了。4、完成BusSetup设置后，就可以进行BusSimulation源同步仿真了。执行Analyze->SI/EMISim->BusSimulate命令，在弹出的AnalysisBus

Simulation仿真窗口中设置激励源、选择仿真类型等即可实现DDR总线仿真。图9：调用总线仿真执行该命令后弹出如下图10所示的总线仿真对话框其中相关参数设置如下：CaseSelection表示case选择，即可以进行单板仿真及多板的拼板仿真；BustoSimulate表示仿真总线，由前面的BusSetup步骤确定，还可以点击后面的BusSetup来编辑总线；AssignBusStimulus用于设置总线仿真的激励源；Fast/Typical/SlowMode用以选择仿真模式，此由器件模型参数决定不同模式参数，该选择与普通SI分析意义一致；ReceiverSelection用以选择接收端；SimulationType用以确定仿真类型，有反射分析和综合分析;SimulationOutput用以确定仿真完成之后输出数据，包括仿真报告、波形以及电路文件等。5、在AnalysisBusSimulation窗口点击AssignBusStimulus，在StimulusSetup窗口设置激励源，如下图所示：

图11：总线分析激励源设置在激励源设置中，由于总线与选通信号或时钟信号都是同步的（源同步信号），因此只需要设置选通信号的激励即可执行总线仿真。6、点击OK完成总线仿真激励源的设置，然后回到总线仿真的窗口中来，点击下方Simulate命令，执行总线分析:，如下图所示。图12：执行总线仿真完成总线仿真后，输出波形如下图所示：

图13：总线仿真输出各节点波形从波形窗口，我们可以看到所有总线网络的各个节点的时序波形，都明晰清楚的显示出来，以此为参考或方向，既可以给我们DDR设计给予更多的便捷。源同步总线在PCB布线的设计上更为方便，设计者只需要严格保证线长的匹配即可，而不用太多的考虑信号走线本身的长度，