计算机组成原理第九讲CPU模型课件

CPU设计步骤拟定指令系统确定总体结构安排时序拟定指令流程和微命令序列形成控制逻辑画流程图(寄存器传送级)列操作时间表组合控制：列逻辑式，形成逻辑电路微程序控制：按微指令格式编写微程序格式、寻址方式、指令类型设置寄存器、ALU、数据通路设置CPU设计步骤拟定指令系统画流程图(寄存器传送级)列操作时间1模型机指令系统指令格式：指令字长16位，采用寄存器型寻址，指令中给出寄存器号，主存容量为：64K*16位双操作数指令格式操作码寄存器号寻址方式寄存器号寻址方式目的地址源地址43333模型机指令系统指令格式：指令字长16位，采用寄存器型寻址，指2模型机指令系统单操作数指令格式转移指令格式4633操作码（可扩展）寄存器号寻址方式目的地址151211986543210转移地址转移条件操作码寄存器号寻址方式方式N′Z′V′C′模型机指令系统单操作数指令格式463模型机指令系统寻址方式CPU可编程访问的寄存器有：通用寄存器R、指令计数器PC、堆栈指针SP、程序状态字PSW寻址方式编码助记符定义寄存器寻址000R（R）为操作数寄存器间址001（R）自减型寄存器间址010-(R)-(SP)(R)-1为操作数地址(SP)-1为栈顶地址（R）为操作数地址模型机指令系统寻址方式寻址方式编码助记符4寻址方式编码助记符定义100（R）为间接地址，直接/自增型双间址@(R)+(PC)+PC指向有效地址，（R）为操作数地址，立即/自增型寄存器间址011(R)+访问后(R)+1(SP)+(SP)为栈顶地址，出栈后(SP)+1(PC)为立即数地址，取数后(PC)+1访问后(R)+1@(PC)+访问后(PC)+1模型机指令系统寻址方式编码助记符定义100（R）5模型机指令系统101(R)+d为有效地址变址X(R)X(PC)(PC)+d为有效地址跳步110SKP跳过下条指令执行寻址方式编码助记符定义模型机指令系统101(R)+d为有效地址变址X(R)X(PC6模型机指令系统指令类型操作码助记符含义用于数传、堆栈、I/O操作0000MOV传送0001ADD加0101EOR异或双操作数指令0110COM求反1011SR右移单操作数指令模型机指令系统指令类型操作码助记符含义用于7模型机指令系统指令类型操作码助记符含义1100JMP转移1100RST返回1101JSR转子模型机指令系统指令类型操作码助记符含义11800000

543210转移地址无条件转JMP寄寻方式

N′Z′V′C′0000

1

无进位转(C=0)000

1

0

无溢出转(V=0)00

1

00

数非零转(Z=0)0

1

000

数为正转(N=0)1000

1

有进位转(C=1)100

1

0

有溢出转(V=1)模型机指令系统000009模型机指令系统10

1

00

数为零转(Z=1)1

1

000

数为负转(N=1)条件满足，转转移地址；条件不满足，顺序执行。

543210转移地址JMP寄寻方式

N′Z′V′C′模型机指令系统10100数为零转(Z10模型机指令系统隐含约定：转子时返回地址压栈保存程序入口

RSTSP（SP）+

JSR寄寻方式

N′Z′V′C′

543210模型机指令系统隐含约定：转子时返回地址压栈保存。151211模型机的组成寄存器的设置可编程寄存器通用寄存器：R0（000）、R1（001）、R2（010）、R3（011）堆栈指针：SP（100）指令计数器：PC（111）程序状态字：PSW（101）允许中断（开中断）（可扩展）INZVC

43210模型机的组成寄存器的设置允许中断（开中断）（可扩展）12模型机的组成寄存器的设置非编程寄存器（16位）暂存器C：暂存来自主存的源地址或者源数据暂存器D：暂存来自主存的目的地址或者目的数指令寄存器IR：存放现行指令地址寄存器MAR数据寄存器MDR实现CPU与主存的接口模型机的组成寄存器的设置实现CPU与主存的接口13模型机的组成算逻部件的设置ALU选择器A选择器B移位器：实现直送、左移、右移、字节交换SN741814片M、C0、S0、S1、S2、S3SN741821片选择数据来源(八选一)模型机的组成算逻部件的设置SN741814片M、C0、14总线与数据通路结构为了使数据传送控制简单、集中，采用以ALU为中心的总线结构CPU组成包括四个部分：ALU部件、寄存器组、内总线、CPU与系统总线的连接总线与数据通路结构为了使数据传送控制简单、集中，采用以ALU15

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑

（1）内总线ALU为内部数据传送通路的中心；寄存器采用内总线采用单向数据总线(16位)；分立结构；R0~R3R0~R3A移位器16

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑

(2)系统总线AB、DB、CB，CPU通过它与外部连接，与它的连接通过MAR、MDR实现。MDR输出输出至DB输出至ALU的B门输入从内总线输入从DB输入(打入)(置入)R0~R3R0~R3A移位器17

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑

3.各类信息传送途径M（1）指令信息置入DBIR

MDB

IR（2）地址信息R0~R3R0~R3A移位器18

R0~R3R0~R3CDCDSP

PC

PSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑1）指令地址2）指令地址加1（顺序执行）

PC

PC

AALU移位器内总线MARPC打入AALU移内MARPCAALU移内PCC0C0打入R0~R3R0~R3A移位器19

R0~R3

R0~R3

CDCDSPPCPSW

MDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑3）转移地址

M

IR寄存器寻址：

R0

R0

BALU移位器内总线

PCR0打入BALU移内PC寄存器间址：R0打入BALU移内MARABMDB置入MDRBMARMDRMDR移、内PCALUR0~R3R0~R3A移位器20

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑

IR

R0

R0

BALU移位器内总线4）操作数地址寄存器寻址：R0R1寄存器间址：R0打入BALU移内MARMAR

R1R0~R3R0~R3A移位器21

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑变址：

PC

AALU移位器内总线MARR0PCAALU移内MARABMDB移内C

PC

MMMDRMDR

B

CMDRBALU

R0

R0

CALUCAB移内MARR0~R3R0~R3A移位器22

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑数据信息的传送

M

IR

R0

R0

BALU移位器内总线1）RR：R0打入BALU移内R1DBMDBMDRBMDRMDR移、内R2ALU

R12）RM：R0打入BALU内MDR3）MR：R2MR0~R3R0~R3A移位器23

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑

M

IR

R0

R0

BALU移位器内总线6）MM：M(源)R0MDRMDRMDRDB内I/OALU4）RI/O：

C打入DBMDR内CALU(计算目的地址)DBMCALU内MDR(目的)

C

AI/OR0~R3R0~R3A移位器24

R0~R3R0~R3CDCDSPPCPSWMDR

A移位器

BALUR2

R0

R1

MI/OCB内总线

C

R3

DMARMDR

IR

PC

SPPSWABDB控制逻辑

M

IR

R0

BALU移位器内总线DBMDRMDRDBDMA方式：I/O5）I/OR打入I/OMDR内R0ALUI/O7）I/OMMR0~R3R0~R3A移位器25微命令设置(1)数据通路操作：ALU功