单元 数模和模数转换器

第1页，课件共47页，创作于2023年2月数字信号处理系统首先将连续变化的模拟信号转化为一系列离散的电平值。这些电平值随模拟信号变化而发生变化，其形状呈阶梯状，如图

所示。7.1

数字信号处理基础原始模拟信号(正弦波)及其阶梯状逼近第2页，课件共47页，创作于2023年2月

A/D转换器能将模拟信号转换为数字信号的电路称为模数转换器，简称A/D转换器或ADC；它是模拟系统到数字系统的接口电路。D/A转换器能将数字量转换为模拟量的电路称为数模转换器，简称D/A转换器或DAC。ADC和DAC是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。7.2A/D转换器第3页，课件共47页，创作于2023年2月并行比较型A/D转换电路，由电阻分压器、电压比较器及编码器组成。分压器用于确定量化电平，比较器用来确定模拟抽样电平的量化并产生数字量输出。编码器对比较器的输出进行编码并输出二进制码。如图7.2所示是三位并行比较型ADC电路框图，图中未画出抽样–保持电路，图中的输入电压ui则为抽样–保持电路的输出电压。7.2.1

并行比较型A/D转换器第4页，课件共47页，创作于2023年2月7.2

并行比较型A/D转换器第5页，课件共47页，创作于2023年2月根据输入电压ui和比较器的状态，列出比较器输入、输出状态表，如表7.1所示。第6页，课件共47页，创作于2023年2月逐次逼近型A/D转换器的逻辑电路如图7.3所示。它由三位D/A转换器、三位逐次逼近寄存器FFA、FFB、FFC、FF1~FF5(接成环行移位寄存器)、电压比较器及相应的控制逻辑电路组成。一个n位逐次逼近型A/D转换器完成一次转换要进行n次比较，所以，该电路转换速度比并联比较型A/D转换器电路要低，属于中速A/D转换器。不过逐次逼近型电路简单、成本较低、准确度高，易于集成，所以在十六位以下的A/D转换器中运用很多。7.2.2

逐次逼近型ADC第7页，课件共47页，创作于2023年2月图7.3

逐次逼近型A/D转换器电路第8页，课件共47页，创作于2023年2月双积分型A/D转换器是由积分器A1、检零比较器A2、计数器和定时触发器FFn组成，其中基准电压UREF的极性与输入模拟电压的极性相反，如图7.4所示。

实际上，双积分型A/D转换器，能根据输入电压ui的极性，自动改变基准电压UREF的极性，保证取样阶段与比较阶段积分器输出电压极性相反。

7.2.3

双积分型A/D转换器第9页，课件共47页，创作于2023年2月图7.4

双积分A/D转换器原理图第10页，课件共47页，创作于2023年2月7.3

数字信号处理器(DSP)

DSP(数字信号处理器)本质上是一种专门处理实时数据的微处理器，主要用于处理代表模拟信号的数据。像一般的微处理器一样，DSP有CPU、存储单元以及许多接口功能。

DSP应用很广，它是数字信号处理系统的心脏。其输入源自ADC，输出至DAC，如图所示。DSP有一个数字输入，产生一个数字输出第11页，课件共47页，创作于2023年2月

D/A转换器的基本原理和转换特性将输入的每一位二进制代码按其权的大小转换成相应的模拟量，然后将代表各位的模拟量相加，所得的总模拟量就与数字量成正比，这样便实现了从数字量到模拟量的转换。7.4D/A转换器基本原理转换特性第12页，课件共47页，创作于2023年2月

权电阻网络D/A转换器原理图如图7.6所示。D3D2D1D0是输入的四位二进制数。它们控制着4个电子模拟开关S3S2S1S0。4个电阻20R、21R、22R、23R组成权电阻转换网络；运算放大器完成求和运算；uo是输出模拟电压；UREF是基准电压。

开关Si受输入数字信号Di控制，如D2=0，即低电平时，相应的开关S2接通上端，与地连接，此时没有7.4.1

权电阻网络D/A转换器第13页，课件共47页，创作于2023年2月电流流入外接的运算放大器中；当D2=1为高电平时，相应开关S2接通下端的触点，电流I2流入外接的运算放大器的虚地点。图7.6

权电阻网络D/A转换器原理图第14页，课件共47页，创作于2023年2月由上式可知，运算放大器将流向虚地点的各权电阻电流求和后再转换模拟电压，其运算放大器的输出电压为：根据运算放大器虚地的概念，如果S0~S3都接通下端的触点，则流入运算放大器虚地点的总电流为：第15页，课件共47页，创作于2023年2月

图7.7所示为T形电阻网络DAC的电路图。它是一种应用较为广泛的DAC电路，输入量为D0

D1D2

D3，UREF为参考电压，S0~S3为电子模拟开关，当D3=1时，S3接到UREF；当D3=0时，S3接地。即D3

D2

D1

D0=1000时，在AB端所提供的电压将为(UREF/21)，从AB端向左看进去的内阻都是R。依此类推，当D3D2

D1

D0=0001、0010和0100时，根据叠加定理将这7.4.2T形电阻网络D/A转换器第16页，课件共47页，创作于2023年2月些电压分量进行叠加，经运算放大器后，输出模拟电压为：由上式看出：模拟电压uO与输入的数字信号成正比，实现了数字量到模拟量的转换。但此电路在动态过程中，输出的模拟电压的瞬时值有可能比稳态值大得多，引起较大的动态误差。第17页，课件共47页，创作于2023年2月图7.7T型电阻网络第18页，课件共47页，创作于2023年2月

这个电路的特点是速度比较快，目前在D/A转换器中被广泛采用。7.4.3

倒T形电阻网络D/A转换器第19页，课件共47页，创作于2023年2月

DAC测试模型如图所示。其基本内容是，输入二进制编码序列并观察输出结果。其中，二进制编码序列遍历其全部可能的取值(从0到2n-1，n是位数)。

理想情况下，输出为直线阶梯状波形。随着二进制编码位数的增加，输出逼近于线性直线斜坡信号。7.5D/A转换器的应用一、D/A转换器功能测试第20页，课件共47页，创作于2023年2月

1.DAC0832

DAC0832是常用的集成DAC，它是用CMOS工艺制成的双列直插式单片8位DAC，可以直接与280、8080、8085、MCS51等微处理器相连接。其引脚排列如图7.10所示。

DAC0832由8位输入寄存器、8位DAC寄存器和8位D/A转换器三大部分组成。采用的是倒T型R-2R电阻网络，无运算放大器，是电流输出，使用时需外接运算放大器。芯片中已经设置了RFB，只要将管脚9接到运算放大器输出端即可。但若运算放大器增益不够，还需外接反馈电阻。各引脚的名称和功能如下：第21页，课件共47页，创作于2023年2月：片选信号，输入低电平有效。

ILE：输入锁存选通信号，输入高电平有效。

：输入数据选通信号，输入低电平有效。

：数据传送选通信号，输入低电平有效。

：数据传送控制信号，输入低电平有效。

D0~D7：8位输入数据信号。

I01、I02：DAC输出电流端。此输出信号作为运算放大器的一个差分输入信号(通常接反、同相端)。

VCC：数字部分的电源输入端。VCC可在+5V到+15V范围内选取。DGND：数字信号地。AGND：模拟信号地。第22页，课件共47页，创作于2023年2月图7.10DAC0832引脚排列图第23页，课件共47页，创作于2023年2月

照图接线。这是不采用缓冲锁存器的直接交换法。先将输入端置0，并调节运算放大器的调零电位器，使输出电压uO为0，即完成调零。然后，从输入端最低位起，逐位置1，测量输出模拟电压uO，记录并填写表中。第24页，课件共47页，创作于2023年2月DAC0832性能测试接线图D/A转换结果对照表第25页，课件共47页，创作于2023年2月

2.AD7524

AD7524是CMOS低功耗(20mW)通用型8位并行DAC，图(a)、(b)分别是它的结构框图和引脚排列图，表是其引脚说明。第26页，课件共47页，创作于2023年2月AD7524引脚说明(功能表)第27页，课件共47页，创作于2023年2月

如图7.13所示为AD7524实用电路。

其中，CF353为双运算放大器，引脚排列图如图7.14所示。电源电压±18V

将逻辑开关S7~S0接至AD7524的数据输入端d7~d0，开关S8、S9分别接至AD7524的片选端与写信号输入端。

检查电路连接无误后，接通电源。按表7.4输入数字量d7~d0，用数字电压表测量输出电压uO，并与理论值比较。第28页，课件共47页，创作于2023年2月图7.13AD7524实用电路图7.14CF353引脚图第29页，课件共47页，创作于2023年2月表7.4：第30页，课件共47页，创作于2023年2月

试用AD7524构成CPU多路D/A输出接口电路。进行D/A转换时，首先由CPU输出地址码，经8205译码，选中一片AD7524，此时CPU输出=0，由CPU同时输出的8路数据AD0~AD7，经数据总线DB送入所选中的AD7524，完成D/A转换。如图7.15所示。第31页，课件共47页，创作于2023年2月图7.15AD7524构成多路输出第32页，课件共47页，创作于2023年2月

1.增益可编程放大器

在图中，输入模拟电压接到AD7524的基准电压端，则构成电压放大电路，它的电压放大倍数Au=uO/ui，由数码输入端d7~d0的值决定，故构成增益可编程放大器。二、AD7524的应用第33页，课件共47页，创作于2023年2月

2.波形发生器

如图所示，74LS161中的Q3、Q2、Q1、Q0分别与AD7524的数码输入端d7、d6、d5、d4连接。故输出模拟电压的值也发生周期性的变化，构成波形发生器。第34页，课件共47页，创作于2023年2月

测试ADC的方法之一如图7.18所示。测试中使用了DAC，用于将ADC输出转换回模拟形式，并和模拟输入进行比较。

测试采用的输入信号通常是斜坡信号。将该信号加到ADC的输入端，再将所得的二进制输出序列输入到DAC测试单元，转换为阶梯状斜坡信号。然后将输入和输出进行比较，检查是否有明显偏差。7.6A/D转换器的应用7.6.1A/D转换器功能测试第35页，课件共47页，创作于2023年2月

ADC0809是常见的集成ADC。它是采用CMOS工艺制成的8位八通道单片A/D转换器，属于逐次逼近型ADC，适用于分辨率较高而转换速度适中的场合。一、ADC0809第36页，课件共47页，创作于2023年2月图7.19ADC0808/0809引脚排列与结构框图第37页，课件共47页，创作于2023年2月

各引脚的名称及功能如下：

IN0~IN7：8路单端模拟输入电压的输入端。

UREF+、UREF-：基准电压的正、负极输入端。由此输入基准电压，其中心点应在附近，偏差不应超过0.1V。

START：启动脉冲信号输入端。当需启动A/D转换过程时，在此端加一个正脉冲，脉冲的上升沿将所有的内部寄存器清零，下降沿时开始A/D转换过程。

A、B、C：模拟输入通道的地址选择线。

ALE：地址锁存允许信号，高电平有效。当ALE=1时，将地址信号有效锁存，并经译码器选中其中一个通道。第38页，课件共47页，创作于2023年2月

CP：时钟脉冲输入端(或CLK：时钟输入)。

D7~D0：转换器的数码输出线，D7为高位，D0为低位。

OE：输出允许信号，高电平有效。在START信号上升沿之后1~8个时钟周期内，EOC信号输出变为低电平，标志转换器正在进行转换，当转换结束，所得数据可以读出时，EOC变为高电平，作为通知接受数据的设备取用该数据的信号。

EOC：转换周期结束标志输出。第39页，课件共47页，创作于2023年2月

按图接线，在ADC0809的D7~D0、EOC分别接发光二极管，A、B、C接逻辑开关，IN0接不同的电压，CP接频率大于1kHz的时钟脉冲，START、ALE接单次脉冲。

先将A、B、C设定为000，然后按一次START、ALE单次脉冲，IN0输入端的数据被送入，转换开始。读输出并记录结果。

同理，A、B、C依次设定为001~111，记录结果。二、静态测试第40页，课件共47页，创作于2023年2月

把频率为1kHz、幅度为5V的方波信号直接接到输入端，观察输出的变化。

把频率为1kHz、幅值为5V的方波信号直接输入IN0，A、B、C设置为000，然后按一次START、ALE单次脉冲，IN0输入端的数据被送入，转换开始。观察发光二极管的输出变化。问题与讨论：

1.比较理论值与实际值之间的误差，并分析原因。

2.若模拟电压输入大于5V，电路应如何连接？三、动态测试第41页，课件共47页，创作于2023年2月

参考电路如图所示。检查电路连接无误后，接通电源。按表7.5所示输入电压uIN0，将对应D7~D0状态填入表中，并与理论计算值比较。7.6.2A/D转换器的应用一、ADC测试第42页，课件共47页，创作于2023年2月表7.5第43页，课件共47页，创作于2023年2月测试电路的输入模拟电压由电源电压通过分压得到，如图7.22