计算机组成原理第三章3 5高速存储器

3.4高速存储器双端口存储器多模块交叉存储器相联存储器减小内存与CPU之间速度差异的主要途径：①在CPU内部设置多个通用寄存器；②采用并行操作的存储器；③在CPU和主存之间插入Cache；④采用更高速的存储芯片。3.4.1

双端口存储器同一个存储体具有两套相互独立的读写控制电路，地址寄存器ARL、ARR和数据寄存器DRL、DRR。图3.28双端口存储器框图ARLDRL读写电路L译码器L存储体译码器RDRR读写电路RARR判别逻辑ABABDBDBCBCB1、无冲突的读写控制当访问的两个地址码不相同时，在两个端口上均可进行读/写操作。（1）读操作CE#=L，R/W#=H，OE#=L，读出数据送DR。（2）写操作CE#=L，R/W#=L，DR的数据写入存储器。2、有冲突的读写控制当两个端口试图在同一时间内访问同一存储单元时发生冲突。解决方法：当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY#标志。由片上的判断逻辑决定对哪个端口优先进行读写操作，延迟另一端口的读写（BUSY#=L）。CE判断:如果地址匹配且在CE之前有效，片上的控制逻辑在

CEL和CER之间进行判断来选择端口。地址有效判断:如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口。3、双端口存储器的应用①实现CPU与DMA（或IOP）同时访问内存。②在多机系统中，实现彼此间的信息交换。③为运算器的两个输入端并行提供数据④双端口结构的Cache，可同时与CPU和主存交换信息。3.4.2

多模块交叉存储器码A

~A1

01、存储器的模块化组织（1）顺序方式模块板容量：32字，板内地址A4A3

经译码产生选板信号。特点：只需要一套电路（AR，DR和读/写控制）带宽仅为

1

，T－存储周期T012…78910…15161718…23242526…31模块号3

20数据寄存器DB(8位)图3.29顺序方式内存4地址M1M0M2M31(2)交叉方式模m交叉编址（m=2n，n为正整数）AMj＝m×i＋j字AR0

AR1AR2

AR3模块号4 2

1

0内存地址AB15…4i+1…2926…4i+2…3037…4i+3…31M1M2M3M0DR0DR1DR2DR3图3.30交叉方式DB（8位）04…。4i+0…28i＝0，1，…（L－1）是单模块的单元顺序号；j＝0，1，…（m－1）是模块的编号特点：①连续的存储单元依次分布在相邻模块内。②用硬件的冗余换取速度。012…78910…15161718…23242526…31模块号3

20数据寄存器DB(8位)图3.29顺序方式内存4地址M1M0M2M31字AR0

AR1AR2

AR3模块号4 2

1

0内存地址AB04…4i+0…2815…4i+1…2926…4i+2…3037…4i+3…31M1M2M3M0DR0DR1DR2DR3图3.30交叉方式DB（8位）2、交叉存储器的基本结构①由“存控”部件将CPU或IOP送来的访内地址送到相应模块的地址寄存器ARj

。②启动存储器模块进行读/写。CPU(或IOP)存储器控制部件M0M1M2M3图3.314模块交叉存储器结构框图工作过程：3、多模块存储器工作的时间关系(1)等间隔时间启动Tt

=m式中：T——存储周期tTm

=M0M1M2M3T/4

2T/4 3T/4

T

5T/4

6T/47T/4

2Tt称为交叉存取度。O图3.32

4体交叉工作的时交叉存储器要求模块数必须大于或等于mT=200ms,若模块数M=4序t

=

50ms,m=4的流水线方式存取示意图如下M0M1T/4

2T/3T/ T

5T/ 6T/

7T/

2T4

4

4

4

4tOt

=

50ms,T=200ms,模块数M=2M＜200/50T/4

2T/

3T/4

4

4

4

4T

5T/ 6T/

7T/

2TtM0M1M2M3O图3.32

4体交叉工作的T=200ms,模块数M=4时序t

=

50ms,t(2)理想情况下，交叉存储器读取m个字所需时间t1

=

T

+(m

-1)tm

T顺序方式：t2＝其中，T

为存储周期，τ

总线传送周期。由于t1<t2

,交叉存储器的带宽确实大大提高了。.【例4】设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期=200ns，数据总线宽度为64位，总线传送周期τ

=50ns。问顺序存储器和交叉存储器的带宽各是多少?【解】顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q＝64位×4＝256位①顺序方式和交叉方式读出4个字所需时间分别是t1

＝mT=4×200＝800（ns）t2

＝T+(m－1)

τ

＝200＋3×50＝350（ns）②顺序方式和交叉方式的带宽分别是B1

＝q/

t1

＝256÷（800×10－9）＝32×107

（位/秒）B2

＝q/t2

＝256÷（350×10－9）＝73×107

（位/秒）3.二模块交叉存储器举例

二模块交叉存储器方框图24位地址，系统的总容量可达16MB。按“存储体—块—字”进行寻址。其中高3位用于存储体选择，1个体为2MB，共有8个2MB的存储体。A20—A3的18位地址用于模块中256K个存储字的选择。A2用模块选择，有两个模块。4个字节使能信号BE3—BE0选择字节。4、影响多模块交叉主存系统实际效率的因素：通常m＝8或16。程序转移时的非顺序性和数据的顺序性差。例如：m＝4，访问存储单元的地址顺序为100H，120H，114H，118H，根据交叉编址，以上存储单元都选中m0

模块，失去交叉的优点。3.4.3

相联存储器按内容寻址的存储器（用某项内容作为地址来存取的存储器）1、基本原理：以检索项（关键字）检索与之相符合的存储单元内容进行读出或写入。存储格式：KEY，DATAKEY－地址，DATA－被读写信息表3.3

学生成绩表图3.33

相联存储器的结构框图检索寄存器屏蔽寄存器比较器数据寄存器符合寄存器地址寄存器地址译码器……………DB…0

00N－1……

02m×N存储体2m×N，存放