2019考研计算机基础课程组成原理电子讲义1槟果

8163264器不论是数据，还是指令。器01目前采用半导体器件来作为器。一个半导体触发器可以一个二进制单元：若干元构成一个单元。地址 示，如64KB,128KB。容量越大，表示计算机储存的信息就越多。0001外器：计算机中又配备的容量更大的磁盘器、光盘器等。相对而言，半导体器称为内器,磁盘器、光盘器等称为外算机中用于程序和数据的部件。第三部分详细讲解。例如在求解y=ax+b-c的例子中,解题步骤的每一步,只完成一种基本操作,所以器Bcxy 34567码码的 操作码:指令所进行的操作,如加、减、乘、除、取数、存数等等LOAD BADD BMUL B即控制器的基本任务,就是按照计算程序所排的指令序列,先从器取出一条指令放到控制器中,对该指令的操作码由译进行分析判别,然后根据指令性质,接着从器取出第二条指令,再执行这第二条指令。依次类推制器中的指令计数器就加1,从而为取下一条指令做好准备,这也就是指令为什么计算机的输入/输出设备通常称为设备（简称外设）冯·思想的基本要点 采用程序方式，程序方式是思想的。 器，可按地址寻访，程序和数据统一存储应用程序是用户利用计算机来解决某些问题所编制的程序,如工程设计程等等。随着计算机的广泛应用,这类程序的种类越来越多。直接逐一解释语句并得出计算结果。叫解释系统。如BASIC、VB等总线宽度一般指CPU中运算器 K=210，M=220，G=230，T=240，B=8（1）。器容量越大，的二进制数越多。主时钟的频率（f）CPUMHz（兆赫兹）、GHz（CPU＝CPUCPU*MIPSMIPS

程序执序执行MFLOPS程序执序执行 B.C D.CPIA2B3C4D5 Ⅱ.汇编语言程序Ⅲ.A.仅 B.仅Ⅰ、C.仅 D.Ⅰ、Ⅱ、例：通常称“容量为640KB的器是指 A.640×103字节 B.640×103位C.640×210 D.640×210字节 A.二进制运 B.有信息的功C.运算速度 程序控 【国防科技大学

串行加法器和并行加法器、算术逻辑单元ALU的功能和结构。011000110001010111011100101000001Unsignedinteger(无符号整数)1111111111

0000000000000000000000000000001111111111111111n

111111…111111000000000000…000000 代表负号

在定点机中表示如下（x0：符号位，0代表正号，0x1(12n)x1x ≤x≤ (127)x(127 ≤x≤2.......－(2n－1)≤x≤0≤|x|≤ (111......1)(01......1...－11………1≤x≤11………131个1 31个1(111………1)(01………－(231－1)≤x≤最大正数值=01……1=231－1,最小负数值=111=-(231－1)最大正数值=01……1=1-2-31，最小负数值=111=-(1-2-31BCD若定点小数的原码形式为x1x2...xn 0x 1x1x0xx＝－0.1001,则[x]原[＋0]原[－0]原n n-(1-2－n)≤x

0x2nx2n

2n〉x0xn n－(2n-1)≤x≤2n-[＋0]原[－0]原－(2n-1)≤x≤2n-将[x]原的符号位（左端第一位）取反，即可得到[-x]原纯小数：[＋0]原＝0.00…0,[－0]原＝1.00…纯整数：[＋0]原＝00…0,[－0]原＝100…因为[0]原占用了两个编码，因此原码表示的范围较小（2n示2n-1个真值）。注意与补码的不同。原当x<0时，1<[x]原<2。原原原乘以2，右移一位相当于除以2)121

X]原和[2X]原。①[X]原 ;②[X]原解 ①2

X]原[2X]原1X]原2[2X]原 ]原＝ )2 [-100101]原 可见将[X]原的符号取反即可得到[－X]这两种方法都能对准到4点。－3＝＋9（mod得到16－12=4。即[－3]补＝9＝12＋(－3)(mod12)a50－2050＋40(mod60)等价，40称为－2060的补码即[－20]补＝40＝60＋(－20)（mod60）b再比较[－3]补＝9＝12＋(－3)(mod12)a[X]补＝M＋X（Modx

MxM

x 解：①x≥0[x]补 (mod②补 (modx 2x2xx 2n 2n1x2n1x[X]补＝M＋X（ModM）例已知x，x的补码[x]补。 ①[x]补②[x]补③[x]补补④[x] 补[＋0]补＝[－0]补＝20.00…00＝0.00…00(mod [＋0]＝[－0]＝2n+1±00…00＝00…00(mod [－1]补＝2＋(－1)＝10.0…0＋(－1.0…0)＝1.0原n+1位纯整数补码表示中原

原原n+1位定点小数补码的表示范围是-1≤x≤1-2-nn n-(1－2-n)n n对于正数直接取其二进制数的表示构成补码。即若x≥0，[x]原＝[x]补。补例:[x]补＝1. 12

x](1)[x]补 ，(2)[x]补1解:(1)[2x]补 21

x]补=[2x]补

x]补2x≥0对第一个以后开始直至最均按位取反，符号位为1。例:将下列x的原码表示转化为补码表示。[x]原 [x]原 [x]原 ∵x≥0∴[x]补[x]原 ∵x< ∴[x]补 ∵x≥0∴[x]补[x]原 ∵x< ∴[x]补x 1x0(mod(22n反

(22n)位上的1。[＋0]反 [－0]反x 2nx0 (2n11)x纯整数：[＋0]反＝000…0[－0]反＝111…1移码形式为x0x1x2...xn时，移[x] 移 移[x]＝27＋x=128+x移[x]＝2 [x]＝2 移

[x]移＝2＋x＝2 －001（-－010（-－011（-－100（-－101（-－110（-－111（-－1000（- [＋0]＝[－0]＝2n±0…0＝10…0（纯整数 x≥0[x]=x,[x]=2n ＜0[x]=2n+1+x,[x] [x]＝2n+[x]－2n+1 [x] 移[x]补[x]移 值语句z=x+y后，xyz的值分别是（）A．X= HB．X= FH，y=FFF9H，z=FFFF0076HC．X= y=FFF7H，z=FFFF0076HD．X= - 元件故障\噪声干扰等各种因素常常导致计算机在处理信息过程中出现错A. 构成一个n+1位奇偶。奇校验：使n+1位的奇偶 小数：[x]补＋[y]补＝[x＋y]补(mod整数：[x]补＋[y]补＝[x＋y]补(modx＝0.1001,y＝0.0101,求ｘ＋ｙ。[x]补＝0.1001,[y]补x＝＋0.1011,y＝－0.0101x＋y。[x]补＝0.1011,[y]补所以[x－y]补＝[x]补＋[-y]补(mod[例]x＝＋0.1101,y＝＋0.0110,求x－y。解:[x]补＝0.1101[y]补＝0.0110,[-y]补

(mod所以x＝＋0.1011,y＝＋0.1001x＝－0.1101,y＝－0.1011,x＋y。最高符号位表示结果的正确符号。x＝＋0.1100,y＝＋0.1000,x＋y。两个符号位出现“01”,表示已溢出,即结果大于＋1示未溢出。故溢出逻辑表达式为V＝Sf1⊕Sf2,其中Sf1和Sf2分别为最高符号Si＝Ai⊕Bi⊕CiCi＋1＝AiBi＋ [y]补＝0.0110,[-y]补x＝＋0.1100,y＝＋0.1000x＋y。[x]补＝0.1100,[y]补＝0.1000ta＝(n-ta意味着加法器的输入端输入加数和被加数后,在情况下加法器输出端n4，44由乘数的末位决定被乘数是否与原部分积相加，然后1积，同时乘数1位（末位移丢），空出存放部分积的低位。被乘数只与部分积的相加31设[x]原x0.x1x2xn原=y0.y1y2…=(x0y0).x=-0.1110y0.1101[xy]x0y010②数值部分按绝对值相乘x*•y*0.10110110则[x•y]原=1.1011011进制对2求补器电路图，其逻辑表达式如下：C＝0,C＝a＋Ca*＝a- i－1 －1,被除数ｘ,其原码为[x]原＝xf.xn－1…x1x0除数ｙ,其原码为[y]原＝yf除法运算,以手算方法求x÷y的过程如下: 移后）R+B×2－1的这样当不够减时，并不需要恢复余数，只是下一步要进行R+B×2－1的操作，因0，商“1”， ①x0y0=11=②x*/y*=∴[ ]=原y特点上商n+1nn+1这里的比例因子10－27和1034要分别存放在机器的某个单元中，以N=Ｍ：尾数，23位，用小数表示，小数点放在尾数域的最前面。Ｅ：阶码(8位),阶符采用隐含方式，即采用移码方式来表示正负指数。127()，即x＝(－1)s×(1.Ｍ)×2Ｅ－127x＝(－1)s×(1.Ｍ)×2Ｅ－1023为提高数据的表示精度，当尾数的值不为0(1.75)=1.11×20(IEEE=0.111×21合符号位S01，有正零和负零之分。数为无穷大，结合符号位S01，也有+∞和-∞之分。32E和全(255)10表示零和无穷大的特殊情况，因此E的取值范围为0000,0001(1)e－126(1－127)[例]若浮点数ｘ的754标准 11.M＝1.01101100000000000000000＝1.011011解:首先分别将整数和分数部分转换成二进制数： ×24S＝0， 器数M=01000…00 0011,1110,0 (2)(－4120)＝(－1000000011000) × …… 100,0101,1 正整数是（）2126－2103B.C.2127－2103D. [1+(1-2-23)]×2127=2128-5.6×102＝0.0056×105。5.6×102＋3.7×105＝11011.011×23＋1.01111×28＝11011.011×23＋101111×23＝(11011.011 xxyy00两浮点数进行加减,首先要看两数的阶码是否相同,若二数阶码相同,就可△E＝若△E＝0,Ex＝Ey；若△E<0,Ex<Ey；若△E>0,表示Ex>Ey。原则上,既可以通过MxExEx＝Ey,也可以通过My改变Ey来实现Ex＝Ey。左移）1,直到两数的阶码相等为止,右移的位数等于阶差△E

位，阶码加1。以保证浮点数大小不变。尾数用原码来表示，[S]原＝sf·s1s2…sn尾数用补码来表示，[S]补＝sf·s1s2…sn⊕s1＝0，sfs1需将尾数向右移位，每移一位，阶码加1，一直移位到满足规格化要求为止。需将尾数向左移位，每移一位，阶码减1，一直移位到满足规格化要求为止。简单的舍入方法有两种：一种是"010。[例]设x＝2010×0. 浮＝00010,浮＝00100,<1>△E＝Ex－Ey＝[Ex]补＋[－Ey]补＝00010＋11100＝11[x]浮＝00 <2>0.00110110＋1.01010101.10001010尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为(10),阶码为000111.0001010 1.0001011 假如加法器由n位全加器构成,每一位的进位延迟时间为20ns,那么情况下,进位信号从最低位传递到最而最后输出稳定,至少需要n×20ns,这逻辑运算的功能,而且具有先行进位逻辑,从而能实现高速运算。上的ALU的二进制位数。S0,S1,S2,S3AiBiYX其函数关系如表2.4所示。2.4Xi,YiXiYiXi＝ 4位之间采用先行进位 第0位向第1位的进位 第1位向第2位的进位为 第2位向第3位的进位 设在电路中多加这两个进位输出的目的,是为了便于实现多片（组）ALU的先行进位,为此还需一个配合电路,称之为先行进位发生器(CL),下面还要介当Ｍ＝0时,Ｍ对进位信号没有任何影响。此时F不仅与本位的作数YXCＭ＝0当Ｍ＝1时,了各位的进位输出,即C＝0,因此各位的运算结果F仅与Y和X有关,故Ｍ＝1时,进行逻辑操作。2.11(b74181ALU么参考式(2.37)的进位逻辑表达式,先行进位部件74182CLA所提供的进位逻辑 在这个电路中使用了八个74181ALU和两个74182CLA器件。个小组（位片）之间的先行进位,从而使全字长ALU的运算时间大大缩短。主器与CPU的连接和数据交换、双口RAM和多模块器。3.1器分类放）。材料的元，它可一个二进制代码（0、1）,即1个bit。若干个元组成一个单元（8个bit，即一个字节），许多单元组成ZY字节等）。字单元(32位 字单元(16位 随机器：任何单元的内容都能被随机存取，且存取时间和单元的非永久的器：断电后信息即的器（主存）。永久性器：断电后仍能保存信息的器（光盘）。冲器、控制器等。3.2器的层次化结 基本元基本元组成：它由两个MOS反相器交叉耦合而成的触发器,一个元一位二进制代码。此它能表示一位二进制的10。需要：地址线r根，数据线m根SRAM：静态随机器（staticrandomaccessmemory） 一位二进制信息0或1。 写入A=DB=/D4）器的读写操信号），/RD（读信号）。当/CS=1时表示本没有被选中，对该即不DRAM四管动态 元减少了两个MOS管，同时不需要保持提供恒定的电流，降低了功耗。在一定时间内(如2ms)可保留所写入的信息。T1截止，D上的预充电荷无回路，D=1。1，T2T1截止。经过一段时间，T2管栅极上了一部分A1对应的满值电压。当字选择线上加脉冲使T5、T6管写入：字选择线为“1”，T1管存入电容C中；单管元电路和四管元电路对DRAM 刷新操作时，便暂停读/写或维持周期，而逐行刷新整个器，它适用于高整个器便全部刷新一遍。例为1µs。刷新方式还可采用异步刷新方式：8000µs/1024=7.8125µs，7.8µs刷新一行的异步刷新方式只读器和闪速只读根据编程方式不同，ROM通常分为三类：原理是以元件的“有/无”来表示该单元的信息(“1”或“0”)，可以用二极管或晶体管作为元件，显而易见，其内容是不会改变的。MOS“1”MOS“0”E2PROM1、FLASH系。如右图所示为闪速器中的元，由单个MOS晶体管组成，除漏极D和源极S外，还有一个控制栅和浮空栅。上有很多负电荷，这种情况我们定义元处于0状态。为元处于1状态。并产生从漏极D到源极S的电流。编程操作实际上是写操作。所有元的原始状态均处“1”状态，这是因为擦电子，从而使全部元变成1状态ⅠRAM是易失性器，ROM是非易失性器√A.仅I和 B.仅II和C.仅I，II， D.仅2011-14.下列各类器中，不采用随机存取方式的A. √B.C. D.2012-16.下列关于闪存（flashmemory）的叙述中，错误的是√A.C.掉电后信息不丢失，是一种非易失性D.采用随 为1G×8位。若M=m，N＞n，需要对进行位扩展。若M＞m，N=n，需要对进行字扩展。若M＞m，N＞n，需要对进行字位扩展有选片要求(即位扩展的同时工作)。连接时：每 端EN不能公用，它由地址总线的段译码来决定片选信号。解：所需数：[(64K×8)/(16K×8)=4。连接图如下图所示地址范围为 A. B. C. D.A. B. C. D.A. B. C. D.双端 双端口器是指同一个器具有两组相互独立的读写控制线路,是一种高速工作的器。可以实现一个器挂接两个CPU.无题，特设置了BUSY标志。多模块交叉 A2，A1，A08对连续字的成块传送可实现多模块流水式并行存取，大大提高器的带宽。送周期为τ，器的交叉模块数为m（m=4），为了实现流水线方式存取，应当满足T=mτ（m=T/τ称为交叉存取度）它的上次存取操作已经完成。连续m个字所需的时间为t1=T+(m‐1)τ例：设器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进【解】顺序器和交叉器连续读出m=4个字的信息总量都是：q=64位×4=256位t1=T+(m-1)=200ns+3×50ns=350ns=3.5×10-顺序器和交叉器的带宽分别是：器器 通过大量统计发现了一个规律：程序对 空间的90％的局限于空间的10％的区域中，另外10％的则分布在 如果一个单元被，则可能这个单元会很快再次被如果一个单元被，则它邻近的单元可能很快被。程序的局限性：象称为程序的局限性。程序的局限性为cache的引入提供了理论依据。CPU提供指令和数据，加快程序的执行速度。它的内容为主存一部分内容CPUcachecache与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。整个数据块从主存读出送到cache中。cache中的读出时间。因此,cache中率应尽量接近于1(100%)。由于程序的局部性，这是可能的。成存取的总次数，h定义为，则有h 表示未，则cache/主存系统的平均时间ta为：etc

htc(1

r(1cache效率：e=1/(r(1－r)h)=1/(5+(1－5)×0.95平均时间还是cache地址？主存的数据块称为块(B)，设主存有2s块，块地址(块号)有s位。若一个块(行)2m1块(行)＝2m字，则块(行)m址存于cache行的标记部分中。毫感觉不到cache的存在。这种特性称为cache的透明性。主存的的数据块大小称为块（B），设主存有2s块（块地址s位）址存于cache行的标记部分中。优点是：概率小，Cache的利用高块的大小（256单元）＝行的大小（256单元）i=jmodm 大容量cache采用。主存块存放到哪个组是固定的（直接映射方式），至于存到该组哪一行是灵活m＝u×v组号q＝jmod 同则cache不命中，该内存地址主存。cache可容纳多少个行主存的地址有多少位？Cache11块内字地址＝4位（每块16个字）行号＝7位，Cache128＝27块，块号＝7标记的长度＝Cache地址长度=14-7=7cache工作原理要求它尽量保存数据，必然存在将有用的信息从主存调进cache中，这样就产生替换。cache6，4，3在先进先出替换方式下，cache中的内容变