数字电路设计课件第六讲状态机设计

数字电路设计课件第六讲状态机设状态机就是一个广义的时序逻辑电路。由于时序逻辑电路的状态数是有限的,所以称为有限状态机状态机主要有两类Moore型有限状态机:该状态机的输出信号仅与当前的状态有关。Mealy型有限状态机:该状态机的输出信号不仅与当前状态有关,还与所有的输入信号有关。两种类型的状态机框图如下:2020773态输入信号输出次态逻辑状态寄存器输出逻辑现态时钟信号复位信号Moore型状态机框图输入信次态逻辑状态寄存器输出逻辑现态寸钟信号复位信号2020773Mealy型状态机框图61一般有限状态机的设计611用户自定义数据类型定义语句TYPE语句用法如下TYPE数据类型名I数据类型定义OF基本数据类型或TYPE数据类型名IS数据类型定义以下列出了两种不同的定义方式:TYPEstIISARRAY(0TO15)OFSTDLOGICTYPEweekIs(sun,mon,tue,wed,thu,fri,sat)202077361一般有限状态机的设计611用户自定义数据类型定义语句TYPEmstateIs(sto,stl,st2,st3,st4,st5SIGNALpresentstate,nextstatestate布尔数据类型的定义语句是:TYPEBOOLEANISFALSE,TRUe)TYPEmy_logicIs(1,Z,U,0)SIGNALsl:my_logic202077371一般有限状态机的设计611用户自定义数据类型定义语句子类型SUBTYPE的语句格式如下:SUBTYPE子类型名IS基本数据类型RANGE约束范围SUBTYPEdigitsIsINTEGERRANGE0to9202077371一般有限状态机的设计712为什么要使用状态机◆有限状态机克服了纯哽件数字系统顺序方式控制不灵活的缺点。◆状态机的结构模式相对简单◆状态机容易构成性能良好的同步时序逻辑模块◆状态机的VHDL表述丰富多样。◆在高速运算和控制方面,状态机更有其巨大的优势。◆就可靠性而言,状态机的优势也是十分明显的2020773611一般有限状态机的设计613一般有限状态机的设计1.说明部分ARCHITECTURETYPEFSMSTIs(sO,sl,s2,s3)SIGNALcurrentstatenextstateFSMST2.主控时序进程FEMsreineFROOESSarmentstateFROOESSRCMambaptsrestatestateinputs2020773图7-1一般状态机结构框图工作示意图713一般有限状态机的设计3.主控组合进程控组合进程的任务是根据外部输入的控制信号(包括来自状态机外部的信号和来自状态机內部其它非主控的组合或时序进程的信号),或(和)当前状态的状态值确定下一状态(nextstate)的取向,即nextstate的取值内容,以及确定对外输出或对内部其宅组合或时序进程输出控制信号的内容。2020773713一般有限状态机的设计4.辅助进程【例7-1】BRARYIEEEUSESTDLOGIC1164.ALLachineisNSTDLOGICnuts(0To1)comboutputsNTEGERRANGE0TO15ENDsmachineRCHITECTUREbehyOFsmaISPEESMSTIS(SO.Srentstate,nextstate.FBEGINREG:PROCEss(reset,clk)BEGINresecurrentstat