数字电子技术基础 第三章

数字电子技术基础第三章第1页，课件共115页，创作于2023年2月2.1概述常用的门电路在逻辑功能上有:与门、或门、非门、与非门、或非门、与或非门、异或门等几种。图3.1.1获得高、低电平的基本原理单开关电路互补开关电路第2页，课件共115页，创作于2023年2月图3.1.2正逻辑与负逻辑第3页，课件共115页，创作于2023年2月一些概念1、片上系统（SoC）2、双极型TTL电路3、CMOS1961年美国TI公司,第一片数字集成电路（IntegratedCircuits,IC）。VLSI(VeryLargeScaleIntegration)第4页，课件共115页，创作于2023年2月3.2半导体二极管门电路3.2.1半导体二极管的开关特性图3.2.1二极管开关电路第5页，课件共115页，创作于2023年2月图3.2.2二极管的伏安特性可近似用PN结方程和下图所示的伏安特性曲线来描述。其中：i为流过二极管的电流。v为加到二极管两端的电压。

第6页，课件共115页，创作于2023年2月图3.2.3二极管伏安特性的几种近似方法第7页，课件共115页，创作于2023年2月图3.2.4二极管的动态电流波形第8页，课件共115页，创作于2023年2月3.2.2二极管与门缺点：1、输出的高、低电平数值和输入的高、低电平数值不相等。相差一个二极管的导通压降。2、输出端对地接上负载电阻时，负载电阻的改变有时会影响输出的高电平。一般仅用作集成电路内部的逻辑单元。第9页，课件共115页，创作于2023年2月3.2.3二极管或门

存在输出偏移的问题。只用于集成电路内部的逻辑单元。无法制作具有标准化输出电平的集成电路。第10页，课件共115页，创作于2023年2月3.3CMOS门电路3.3.1MOS管的开关特性 在CMOS集成电路中，以金属-氧化物-半导体场效应晶体管（Metal-Oxide-SemiconductorField-EffectTransistor，简称MOS管）作为开关器件。一、MOS管的结构和工作原理图3.3.1MOS管的结构和符号第11页，课件共115页，创作于2023年2月二、MOS管的输入特性和输出特性图3.3.2MOS管共源接法及其输出特性曲线

(a)共源接法(b)输出特性曲线几个概念：

1)截止区。

2)可变电阻区

3）恒流区第12页，课件共115页，创作于2023年2月图2.2.13MOS管的转移特性第13页，课件共115页，创作于2023年2月三、MOS管的基本开关电路图3.3.4MOS管的基本开关电路第14页，课件共115页，创作于2023年2月四、MOS管的开关等效电路图3.3.5MOS管的开关等效电路

(a)截止状态(b)导通状态第15页，课件共115页，创作于2023年2月五、MOS管的四种类型1、N沟道增强型2、P沟道增强型3、N沟道耗尽型4、P沟道耗尽型第16页，课件共115页，创作于2023年2月图3.3.6P沟道增强型MOS管第17页，课件共115页，创作于2023年2月图3.3.7P沟道增强型MOS管的漏极特性第18页，课件共115页，创作于2023年2月图3.3.8用P沟道增强型MOS管接成的开关电路第19页，课件共115页，创作于2023年2月图3.3.9N沟道耗尽型MOS管的符号图3.3.10P沟道耗尽型MOS管的符号基本概念：1）夹断电压2）电压极性第20页，课件共115页，创作于2023年2月3.3.2CMOS反相器的电路结构和工作原理一、CMOS反相器的电路结构图2.6.1CMOS反相器

（a）结构示意图（b）电路图第21页，课件共115页，创作于2023年2月二、电压传输特性和电流传输特性图3.3.12CMOS反相器的电压传输特性基本概念：反相器的阈值电压第22页，课件共115页，创作于2023年2月图3.3.13CMOS反相器的电流传输特性第23页，课件共115页，创作于2023年2月三、输入端噪声容限第24页，课件共115页，创作于2023年2月三、输入端噪声容限图3.3.15不同VDD下CMOS反相器的噪声容限第25页，课件共115页，创作于2023年2月图3.3.15CMOS反相器输入端噪声容限与VDD的关系越高，噪声容限越大第26页，课件共115页，创作于2023年2月3.3.3CMOS反相器的静态输入特性和输出特性一、输入特性图3.3.16CMOS反相器的输入保护电路

（a）CC4000系列的输入保护电路

（b）74HC系列的输入保护电路第27页，课件共115页，创作于2023年2月图3.3.17CMOS反相器的输入特性

（a）图3.3.17(a)电路的输入特性

（b）图3.3.17(b)电路的输入特性第28页，课件共115页，创作于2023年2月二、输出特性1、低电平输出特性图3.3.18vO=VOL时CMOS反相器的工作状态第29页，课件共115页，创作于2023年2月图3.3.19CMOS反相器的低电平输出特性第30页，课件共115页，创作于2023年2月2.高电平输出特性图3.3.20vO=VOH时CMOS反相器的工作状态第31页，课件共115页，创作于2023年2月图3.3.21CMOS反相器的高电平输出特性第32页，课件共115页，创作于2023年2月3.3.4CMOS反相器的动态特性一、传输延迟时间tPHL、tPLH图3.3.22CMOS反相器传输延迟时间的定义传输延迟时间：输出电压变化落后于输入电压变化的时间。tPHL：输出由高电平跳变为低电平的传输延迟时间。tPLH：输出由低电平跳变为高电平的传输延迟时间。tPD:经常用平均传输延迟时间tPD来表示tPHL和tPLH（通常相等）第33页，课件共115页，创作于2023年2月二、交流噪声容限图3.3.23CMOS反相器的交流噪声容限反相器对窄脉冲的噪声容限—交流噪声容限远高于直流噪声容限。交流噪声容限受电源电压和负载电容的影响。第34页，课件共115页，创作于2023年2月三、动态功耗动态功耗：当CMOS反相器从一种稳定工作状态突然转变到另一种稳定的过程中，将产生附加的功耗。PD=PC+PTPD为总动态功耗PC为对负载电容充放电所消耗的功率PT为两个MOS管在短时间内道童所消耗的瞬时导通功耗图3.3.24CMOS反相器对负载电容的充、放电电流第35页，课件共115页，创作于2023年2月三、动态功耗图3.3.26CMOS反相器的静态漏电流

（a）vI=0（b）vI=VDD第36页，课件共115页，创作于2023年2月三、动态功耗PC:负载电容充放电功耗CL:负载电容f=1/T为输入信号的重复频率VDD:电源电压PT:瞬时导通功耗CPD:功耗电容，由制造商给出。 不是一个实际的电容。f=1/T为输入信号的重复频率VDD:电源电压例3.3.1P91第37页，课件共115页，创作于2023年2月3.3.5其他类型的CMOS门电路一、其他逻辑功能的CMOS门电路反相器、或非门、与非门、或门、与或非门、异或门等。图3.3.27CMOS与非门第38页，课件共115页，创作于2023年2月图3.3.29带缓冲级的CMOS与非门电路输入端增设反相器作为缓冲器。第39页，课件共115页，创作于2023年2月图3.3.28CMOS或非门图3.3.30带缓冲级的CMOS或非门电路第40页，课件共115页，创作于2023年2月二、漏极开路输出门电路（OD门）为了满足输出电平变换、吸收大负载电流以及实现线与连接等需要。图3.3.31漏极开路输出的与非门CC40107例3.3.2P96RL不能过大也不能过小。计算方法如下：RL<=(VDD-VOH)/(nIOH+mIIH)RL>=(VDD-VOL)/(IOL(max)+m’IIL)第41页，课件共115页，创作于2023年2月三、CMOS传输门图3.3.35CMOS传输门的电路结构和逻辑符号第42页，课件共115页，创作于2023年2月图3.3.36CMOS传输门中两个MOS管的工作状态第43页，课件共115页，创作于2023年2月图3.3.38CMOS双向模拟开关的电路结构和符号图3.3.39CMOS模拟开关接

负载电阻的情况C=0时Vo=0。C=1时Vo=RL*Vi/(RL+RTG)RTG越小越好，并且希望不受输入电压变化。第44页，课件共115页，创作于2023年2月四、三态输出的CMOS门电路图3.3.40CMOS三态门电路结构之一高阻态。此电路结构总是接在集成电路的输出端。第45页，课件共115页，创作于2023年2月图3.3.xx

CMOS三态门电路结构之二

（a）用或非门控制（b）用与非门控制第46页，课件共115页，创作于2023年2月图3.3.xxCMOS三态门电路结构之三可连接成总线结构。还能实现数据的双向传输。第47页，课件共115页，创作于2023年2月3.3.6CMOS电路的正确使用一、输入电路的静电防护1、在存储和运输CMOS器件时最好采用金属屏蔽层作包装材料，避免产生静电。2、组装、调试时，应使电烙铁和其他工具、仪表、工作台面等良好接地。操作人员的服装、手套等选用无静电的原料制作。3、不用的输入端不应悬空。第48页，课件共115页，创作于2023年2月二、输入电路的过流保护由于输入保护电路中的钳位二极管电流容量有限，一般为1mA。1、输入端接低内阻信号源时，串保护电阻。2、输入端有大电容时，串保护电阻。3、输入端接长天线时，串保护电阻。第49页，课件共115页，创作于2023年2月三、CMOS电路锁定效应的防护锁定效应（Latch-Up）：又称可控硅效应，是CMOS电路中的一个特有的问题。发生锁定效应后会造成器件永久失效。寄生三极管由寄生三极管形成的可控硅效应。保护措施：1、在输入和输出端设置钳位电路。2、在电源输入端加去耦电路。3、当系统由几个电源分别供电时，各电源的开、关顺序必须合理。第50页，课件共115页，创作于2023年2月3.3.7CMOS集成电路的各种系列4000系列HC/HCT系列AHC/AHCT系列VHC/VHCT系列LVC系列ALVC系列第51页，课件共115页，创作于2023年2月3.4其他类型的MOS集成电路3.4.1PMOS电路是最初的MOS电路,采用P沟道MOS管组成。两个严重的缺点：1、工作速度比较低。2、使用负电源，输出电平为负，不便与TTL电路连接。3.4.2NMOS电路增强型负载耗尽型负载（又称为HMOS电路）第52页，课件共115页，创作于2023年2月3.5TTL门电路3.5.1双极型三极管的开关特性一、双极型三极管的结构

图3.5.1双极型三极管的两种类型

(a)NPN型(b)PNP型第53页，课件共115页，创作于2023年2月二、双极型三极管的输入特性和输出特性

图3.5.2双极型三极管的特性曲线

(a)输入特性曲线(b)输出特性曲线饱和区：截至区：第54页，课件共115页，创作于2023年2月三、双极型三极管的基本开关电路图3.5.3双极型三极管的基本开关电路第55页，课件共115页，创作于2023年2月图3.5.4用图解法分析图2.2.7电路

(a)电路图(b)作图方法负载线第56页，课件共115页，创作于2023年2月四、双极型三极管的开关等效电路图3.5.5双极型三极管的开关等效电路

(a)截止状态(b)饱和导通状态第57页，课件共115页，创作于2023年2月五、双极型三极管的动态开关特性图3.5.6双极型三极管的动态开关特性三极管在截至与饱和导通两种状态间迅速转换时，三极管内部电荷的建立和消散都需要一定的时间。存在输出对应输入的滞后。第58页，课件共115页，创作于2023年2月六、三极管反相器P114图3.5.7例3.5.1P115计算电路设计是否合理。第59页，课件共115页，创作于2023年2月3.5.2TTL反相器的电路结构和工作原理一、电路结构图3.5.9TTL反相器的典型电路TTL电路：三极管-三极管逻辑电路（）Transistor-TransistorLogic第60页，课件共115页，创作于2023年2月二、电压传输特性图3.5.10TTL反相器的电压传输特性AB段：截止区。BC段：线性区。CD段：转折区。中点为阈值电压或门槛电压VTH。DE段：饱和区。第61页，课件共115页，创作于2023年2月三、输入端噪声容限第62页，课件共115页，创作于2023年2月3.5.3TTL反相器的静态输入特性和输出特性一、输入特性图3.5.11TTL反相器的输入端等效电路图3.5.12TTL反相器的输入特性第63页，课件共115页，创作于2023年2月二、输出特性1、高电平输出特性图3.5.13TTL反相器高电平输出等效电路图3.5.16TTL反相器高电平输出特性第64页，课件共115页，创作于2023年2月2、低电平输出特性图3.5.15TTL反相器低电平输出特性图3.5.16TTL反相器低电平输出特性第65页，课件共115页，创作于2023年2月例3.5.2计算G1门可驱动多少同样的门电路负载第66页，课件共115页，创作于2023年2月三、输入端负载特性图3.5.19TTL反相器输入端负载特性图3.5.18TTL反相器输入端经电阻接地时的等效电路第67页，课件共115页，创作于2023年2月例3.5.3计算Rp的最大允许值第68页，课件共115页，创作于2023年2月3.5.4TTL反相器的动态特性图3.5.21TTL反相器的动态电压波形一、传输延迟时间74系列从导通转换到截止时的开关时间较长。tPLH略大于tPHL。如SN7404的典型参数：tPHL=8nstPLH=12ns第69页，课件共115页，创作于2023年2月二、交流噪声容限（a）正脉冲噪声容限（b）负脉冲噪声容限图3.5.22TTL反相器的交流噪声容限

第70页，课件共115页，创作于2023年2月三、电源的动态尖峰电流图3.5.23TTL反相器电源电流的计算

（a）vO＝VOL

的情况（b）vO＝VOH的情况第71页，课件共115页，创作于2023年2月图3.5.24TTL反相器的电源动态尖峰电流第72页，课件共115页，创作于2023年2月图3.5.25TTL反相器电源尖峰电流的计算第73页，课件共115页，创作于2023年2月图3.5.26电源尖峰电流的近似波形第74页，课件共115页，创作于2023年2月例3.5.4计算f=5MHz下电源电流的平均值P127第75页，课件共115页，创作于2023年2月3.5.5其他类型的TTL门电路一、其他逻辑功能的门电路1、与非门图3.5.27TTL与非门电路第76页，课件共115页，创作于2023年2月图3.5.28多发射极三极管

（a）结构示意图（b）符号及等效电路第77页，课件共115页，创作于2023年2月2、或非门图3.5.29TTL或非门电路第78页，课件共115页，创作于2023年2月3、与或非门图3.5.30TTL与或非门第79页，课件共115页，创作于2023年2月4、异或门图3.5.31TTL异或门第80页，课件共115页，创作于2023年2月二、集电极开路输出的门电路（OC门）图3.5.32推拉式输出级并联的情况为了实现线与。输出级采用集电极开路的三极管结构。第81页，课件共115页，创作于2023年2月图3.5.33集电极开路与非门的电路和图形符号第82页，课件共115页，创作于2023年2月图3.5.34OC门输出并联的接法及逻辑图第83页，课件共115页，创作于2023年2月例3.5.5P133-P134求RL和合适取值第84页，课件共115页，创作于2023年2月三、三态输出门电路（TS门）图3.5.38三态输出门的电路图和图形符号

（a）控制端高电平有效（b）控制端低电平有效第85页，课件共115页，创作于2023年2月3.5.6TTL数字集成电路的各种系列最初：TI公司的54/74基本系列。74H、74L、74S、74LS、74ALS、74F等改进系列。第86页，课件共115页，创作于2023年2月图3.5.xx

74H系列与非门(74H00)的电路结构第87页，课件共115页，创作于2023年2月图3.5.39抗饱和三极管优点：减少传输延时。缺点：增加了电路功耗。增大了输出低电平（最大可到0.5V左右）第88页，课件共115页，创作于2023年2月图3.5.4074S系列与非门(74S00)的电路结构第89页，课件共115页，创作于2023年2月图3.5.4174S系列反相器的电压传输特性第90页，课件共115页，创作于2023年2月图3.5.4274LS系列与非门(74LS00)的电路结构采用大幅提高电路中电阻阻值的方法降低功耗。相比74S，74LS系列降低了80%的功耗。第91页，课件共115页，创作于2023年2月3.6其他类型的双极型数字集成电路除了TTL电路外，还有：二极管-三极管逻辑（Diode-TransistorLogic,DTL）高阈值逻辑（HighThresholdLogic，HTL）发射极耦合逻辑(EmitterCoupledLogic,ECL)集成注入逻辑（IntegratedInhactionLogic，I2L）第92页，课件共115页，创作于2023年2月3.6.1ECL电路一、ECL电路的结构与工作原理非饱和型的高速逻辑电路，是发射极耦合逻辑电路。问：为什么D1,D2能做温度补偿？图3.6.1ECL或/或非门的电路及逻辑符号第93页，课件共115页，创作于2023年2月图3.6.2ECL或/或非门的电压传输特性第94页，课件共115页，创作于2023年2月二、ECL电路的主要特点优点：一、目前工作速度最快。二、输出内阻低、带负载能力强。三、设有互补输出端，可将输出端并联实现线与。缺点一、功耗大。二、输出电平稳定性差。三、噪声容限比较低。第95页，课件共115页，创作于2023年2月3.6.2I2L电路一、I2L电路的结构与工作原理图3.6.3I2L电路的基本逻辑单元

（a）结构和电路图（b）简化的电路图第96页，课件共115页，创作于2023年2月图3.6.4I2L或/或非门电路第97页，课件共115页，创作于2023年2月I2L电路的主要特点优点：一、电路结构简单。二、各逻辑单元之间不需要隔离。三、I2L电路能够在低电压、微电流下工作。缺点：一、抗干扰能力差。二、开关速度较慢。第98页，课件共115页，创作于2023年2月3.7Bi-CMOS电路是双极型-CMOS（Bipolar-CMOS）电路的简称。图3.7.1Bi－CMOS反相器

（a）最简单的电路结构（b）常用的电路结构第99页，课件共115页，创作于2023年2月图3.7.2Bi－CMOS与非门电路图3.7.3Bi－CMOS或非门电路第100页，课件共115页，创作于2023年2月3.8TTL电路与CMOS电路的接口图3.8.1驱动门与负载门的连接必须同时满足下列各式：VOH(min)≥VIH(min)VOL(max)≤VIL(max)|IOH(max)|≥nIIH(max)IOL(max)≥m|IIL(max)|第101页，课件共115页，创作于2023年2月一、用TTL电路驱动CMOS电路图3.8.3用接入上拉电阻提高TTL电路输出的高电平第102页，课件共115页，创作于2023年2月二、用CMOS电路驱动TTL电路图3.8.4通过电流放大器驱动TTL电路

第103页，课件共115页，创作于2023年2月从XILINXXPowerEstimator谈起FPGAXILINX,（Field－ProgrammableGateArray），即现场可编程门阵列。目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。ALTERA--QuartusII,XILINX--ISE第104页，课件共115页，创作于2023年2月Package—芯片封装DIP双列直插式封装(DualInlinePackage），中、小规模芯片封装。100pin以下。PQFP/PFP组件式封装（PlasticQuadFlatPackage），大规模到超大规模芯片封装。必须用SMD（表面安装设备技术）将芯片与主板焊接起来。PGA插针网格阵列封装。BGA球栅阵列封装。封装形式有数十种。第105页，课件共115页，创作于2023年2月芯片封装图片DIP双排引脚，塑封直插式TSSOP（塑封贴片状，比SOP更薄，脚更密）QFP（塑封贴片状，四面脚，脚向外翻）PGA（脚为阵列式针状，脚位全部向下）BGA（无引脚，脚为锡点式）第106页，课件共115页，创作于2023年2月各种I/O接口标准-LVDSLVDS--Low-VoltageDifferentialSignaling低压差分信号

1994年由美国国家半导体公司提出的一种信号传输模式，是一种电平标准，广泛应用于液晶屏接口。它在提供高数据传输率的同时会有很低的功耗，另外它还有许多其他的优势：

1、低电压电源的兼容性

2、低噪声

3、高噪声抑制能力

4、可靠的信号传输

5、能够集成到系统级IC内使用LVDS技术的的产品数据速率可以从几百Mbps到2Gbps。它是电流驱动的，通过在接收端放置一个负载而得到电压，当电流正向流动，接收端输出为1，反之为0他的摆幅为250mv-450mv第107页，课件共115页，创作于2023年2月各种I/O接口标准--LVCMOSLVCMOSCMOS：ComplementaryMetalOxideSemiconductorPMOS+NMOS

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。

相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3VLVTTL，出现了LVCMOS，可以与3.3V

的LVTTL直接相互驱动。

3.3VLVCMOS：

Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。

2.5VLVCMOS：

Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。

CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)

时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。第108页，课件共115页，创作于2023年2月各种I/O接口标准--LVPECLECL：EmitterCoupledLogic发射极耦合逻辑电路(差分结构)

Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。

速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。

PECL：Pseudo/PositiveECL

Vcc=5V；