ov5116摄像头ccd应用技术研究

提第一章绪 近红外光谱技术概 近红外光谱仪器的发展现 近红外光谱仪的阵列检测技术概 研究内容及意 第二章CCD应用技术研 CCD的基本工作原 CCD的控制技 CCD的应 阵列检测系统的高速方法实 阵列检测系统的时序控制设 阵列检测系统的软件设 光强测 第五章全文总 49 攻读期间..................................... 第一章绪论 可见光区域。习惯上又将近红外光划分为近红外短波(780～1100nm)和长波O-H，N-H的特征振动信息。由于近红外光谱的谱带较宽，谱图严重，不能55050Norris0红外光分析的敏度、性差弱点近红外谱进一个默时期，除在农副产品分析中开展一些工作外，新的应用领域几乎没有拓展；8090常规光中良的传特性使近外光谱分领域得很好用，取近红外光谱技术之所以成为一种快速、高效、适合过程分析1min在1Sec之内完成)，通过建立的校正模型可迅速测定出样品的组成或性质。⑵分析效率高。通过一次光谱的测量和已建立的校正模型，可同时对样品⑶分析成本低。近红外光谱在分析过程中不消耗样品，自身除消耗一点电⑷测试重现性好。由于光谱测量的稳定性，很少受人为因素的影⑹便于实现分析。由于近红外光在光纤中良好的传输特性，通过光纤⑺典型的无损分析技术。光谱测量过程中不消耗样品，从外观到内在都不1010000在农业领域，近红外光谱可用于检验或作物的质量，分、蛋白含量外光谱用于生物组织的表征，研究皮肤组织的水分和脂肪；并且应用于的的仪器类型，采用全息光栅分光、PbS或其他光敏元件作检测器，具有较高的信题，从而影响光谱的可靠性，不太合适于分析。变换近红外光谱的弱点同样是仪中存在移动部件，且需要较严格的工作环境。AOTF是90合分析。但目前这类仪器的分辨率相对较低，AOTF的价格也较高。随着多管阵列(Photodiode-array简称PDA)和电荷耦合器件(ChargeCoupledDevices简称国外NIR光谱仪发展状况：国外便携式近红外光谱仪的研制工作开展的较早，技术也比较成熟。从厂家的网上材料看，NIR仪器不断向小型化、固态化、模块化和快速实时方向发展。其中典型的有的ASD(yticalSpectralDevices，inc.h 探头，并配以用于化学计量学模型编程的Unscrambler标准软件。澳大利亚IntegratedSpectronicsPtyPIMA(PortableInfraredMineralyzer)是典型500nm，仪器重2.5Kg，野外电池供电，外接笔记本电脑。OceanOpticsInc.(http://w USB2000微型光纤光谱仪(USB2000MiniatureFiberOpticSpectrometer我国NIR仪器的研制起步较晚，90年代中期，有的厂家在生产变换公司生产的NIR-2000型近红外光谱仪已于1998年9月通过化工公NIRA/D转变检测器有线阵列和面阵列之分，以满足不同的需要。短波NIR光谱区常用Si基电荷耦合器件(CCD)，长波NIR光谱区常用InGaAs基光敏二极管阵列1-1NIR类型光谱范围

地质勘察人员在野外矿石等物质，行严格地注，然后运送到1、分析目前国外便携式近红外光谱仪的特点，了解这种仪器的性能特点。2CCD的阵列检测系统，研究多通道检测器在控制系统中的应第二章CCD应用技术研究CCDCCD(ChargeCoupledDevices)电荷耦合器件是由贝尔的W.S.Boyle和G.E.Smith于1970年首先，后来发展成为以一维势阱模型CCD30年来，CCD器件及其应用技术的研究取得了以电流或者电压为信号。CCD的基本功能是电荷的和电荷的转移。因此，CCD工作过程的主要问题是信号电荷的产生、、传输和检测。电荷与耦CCDMOS2.1(a)GUG之前，p型半导体中空穴(多数载流子)的分布是UG>Uth时，半导体与绝缘体界面上的电势(常称为表面势，用的存在表明了MOS结构电荷的功能。表面势ΦSQINS有着良好的反比例线性关系。这种线性关系UGdOXMOSCOX与Q=COX·UG (2-CCD中四个彼此靠得很近的电极。假定开始时有一些电荷在偏压为10V10V2V10V，因这两荷变为这两个电极下势阱所共有，如图2.2(b)和图2.2(c)。若此后电极上的电CCD各电极上，电极下的电荷包就能沿半CCD电极分为几组，每组称为一相，并施加同样的时钟脉冲。CCD的内部结构决定了使其正常工作所需要的相数。图2.2CCDCCD的电荷耦合方式必须在三相交叠脉冲的作用下，才能以一定的③ ③③①③③①③2V10V10V10V

③①②③③③①②③③①③ 2.2三相CCD中电荷的转移过程 (2-BH为势垒高度(以伏为单位),ACCD电极有效面积，Cox为单位氧化膜CCD的一个电极上加很低的电压，而其相邻的电极上也CCD所特有的性质，CCD的两个时钟脉冲交叠还是不交叠都不会严重影响器件的NIRSTCD1208AP器件就是二相CCD器件。 图 2.1.2CCD的特性参数CCD性能好坏的重要参数。一次转移后到达下一个势t=0时，注入到某电Q(0)Q(t)1

(2-

(2-1 (2-0.9999转移到另一个电极所用的时间t必须小于少数载流子的平均，即tT 故f1

(2-tT/3，那么，信号电荷跟不上驱动脉冲的变化，将会使转移效率大大下降。为此，要求t≤T/3，即f1

(2-结构设计，nCCDpCCD的工作频率高。CCDCCD原电荷耦合器件的一个重要应用是作为器件，电荷耦合器件(CCID)CCD的光敏面(光敏区)上，在每一个光敏单元(MOS电容器)的势阱中与图像照度成正比的光生信号电荷—完成光电转换和电荷的积累。然后，CCD的移位寄存器(转移电极下的势阱)中，在驱动脉冲的作用下顺序地移位寄存 光敏单

A、B两列移位寄存器内，然后串行输出，最后合二为一，恢复信号电CCIDCCID的转移次数少2—1CCD数度围250——250——300—300——EG&G200—200———200———2.5CCID帧传输结构示意图。这种结构是由光敏区(成像区)、nn×m个光敏下的势阱内就积累和了一定的图像信号电荷，在光敏区和暂存区各自的转移 直

CCID的特点是结构简单，光敏单元的尺寸可以做得很小，但是由于CCID的组合，只是为了同步而把所有的转移栅连在一起，组成了一个垂直移位便携式近红外光谱仪多采用线阵CCD作为光谱信息获取元件(即一维 第三章介绍的便携式NIRS仪器的阵列检测系统采用的是TOSHIBA公司的TCD1208AP，它的光电灵敏度为110V/lx·s，饱和量为0.011x·s，以下基于TCD1208AP来讨论线阵CCD的驱动技术。图 pn4012个是做暗电流检测而被遮蔽，用Dn表示；中间2160个光电二极管是像敏单元，用Sn表示。每14µm14µm14µm。光敏元阵列的总长是在图2.6中，是器件的机构或称区，它具有2212个光敏元和电极。由电极和电荷转移电极SH组成两相MOS电容，它们起像传52个不带图像信息，只是为了保证输出信号线性图 CCD1CCD2当外电路对Φ1和Φ2提供合适的驱动脉冲时，移位寄存器中的电荷包就由右向 低电平形成的浅势阱将栅下势阱与Φ1电极下的势阱开。栅势阱进下势阱中的信号电荷向左转移，并经输出电路由OS电极输出。由于结构上的安排，OS1327个暗信S1S2160S2160信号输出后，92个奇偶检测信号，1个哑元，以后便是空驱动。空SH1106个Φ1RS为复位脉冲，复位一次输出一个为750。图 TCD1208AP2.8所示。其峰值响应波长λm为550nm，长波限为1100nm，短波限可延长到紫外谱区。TCD1208AP60度时，它的信号输出端Uos几乎没有太大的变化。长，积累的暗电荷也要增大。TCD1208AP的输出暗信号电压与积分时间的关系曲线如图2.9所示。⑤驱动方便TCD1208AP4.5V～5V2.9LatticeIspLSI器件完成四路驱动脉冲的产生和控制，具体内容请位脉冲。每当前一个电荷包输出完毕，下一电荷包尚未输出之前，RS电极上应出现复位脉冲，它把前一电荷包电荷抽走。见图2.10。图 线阵CCD时序信号控制电路通常有四种方式实现：EPROM驱动方法(E2PROM)，IC驱动方法，单片机驱动方法以及可编程逻辑器件(CPLD)驱动方图2.11所示。

图

EPROM的8位数据中的某一位，例如：SHD7；φ1D6；φ2D5；RS对应形。图2.12为线阵CCD时序发生器的逻辑电路图。率为3MHz。经三分频电路输出再和时钟输出相与非即得RS脉冲，频率为两列移位寄存器需输出2220/2个脉冲。所以SH脉冲周期必须大于(或等于)2220/2个φ1φ2)SH计满1400脉冲时用与非门引出信号使JK触发器和计数器置零。JK触发器翻转即输出了SH脉冲的前沿。随后，由三分频的Q1JK触发器再次翻转，JK触发器翻转回即到SH脉冲的后沿。SH后沿比1提前跳变，满足波形要求。R RJRKCK2.12 φ φ2DOS2.13CCD动方法必须使用指令周期小于1µs的单片机，如AVR单片机。在不同条件下执行的指令周期数是不同的，因而造成CCD的驱动时序确。CCD来说，其一个工作周期往往需用若干重复的单循环结构，填补其它指令以解决不同分支处机器周期数不同可编程逻辑器件(PLD2070年代发明以来，从熔丝型发展到可擦除型；8090年代，则发展成为在系统可编 于Wndows系的件持AE-LL和gL数字电路设计法一样全部电路用电路图方式编辑实现，也可以各种输入方式并用spLS1016于o软件开DEPROM，E2PROM法设计的系统性能稳定，可以进行程序擦除，再开发，序信号发生器，系统集成度高、速度快、可靠性好。系统每能模块完成后可以检查修改设计中的问题。另外，采用ISP技术后，系统提供编程接口，电子系CCD信号处理与CCD的光敏面上，CCD的光敏像元将其上的光强度转换成电荷量。CCDCCD输出端可以获得被检测对象的视频信号。信号中的每一个离散的电压信号的大小对应于该光敏像元上图像的身电子扫描方式完成信息从空间域到时间域的转换。CCD作为图像传感器使用2倍。此外，要确保图像的亮度值应处于CCD光电转换特根据对CCD传感器信号应用的差异，对CCD信号有两种处理方把图像和背景作为分离的二值(0,1CCD光敏像元上。由于被测物与背景在光强上的变化反映在CCD信号中所对应的图像尺寸边界处会有明显的电平变化，通过二值化处理把CCD信号中图像尺寸部分与背景部分分离成二值电平。实现CCD信号二值化一般采用硬件固定阈值法是一种最简便的二值化处理方法。将CCD输出的信号送入定阈值二值化电路。当CCD信号的幅度稍稍大于阈值电压时，电压比较器CCD信号经电压比较器后输出的是二值化信号。+阈值电

0 0图 浮动阈值法CCD输出视计数器法常采用在二值化脉冲中填入与CCD像元有关的高频时钟脉冲。图 首先将CCD输出的脉冲调制信号经过低通滤波器滤波后变成在时间上连续的模拟信号。按照对图像分辨率的要求，用采样/保持电路对连续的信 复 取数标

图 计数器法接口原理CCD 图 量化过CCD工件的检测和高精度、高速度的检测技术领域。我们以CCD一维尺寸的测量为例，简要介绍CCD在计量检测方面的应用。

2.19CCD的光敏面上。从图中看，由于被测物体的遮挡，CCD上大进行二值化处理，即把CCD信号中图像尺寸部分与背景部分分离成二值电CCD司制造，光谱测量范围为700～1100nm(SW-NIR)。仪器采用固定光路、CCD2.20所示。第三章便携式NIRS仪器的阵列检测系统设计PC器CCD驱动时序，包括积分时间控制、移位脉冲、A/D的转器件构成，完成对A/D转换数据的，数据流从A/D转换器到MCU是单向的。由于模拟信号的转换与都不经过MCU的控制，而FIFO器件的读写速度一般在十几纳秒到五十纳秒，系统的速率就完全取决于A/D转换器100MHz以上，所以系统的设计可以根据不同要求的CCD器件配以不同速率不同位数的A/D器件来完成。阵列检测系统的高速方法实高速模CCD高速系统中采用了模数转换器AD9243和先进先出缓存 R图 143MHzAD9243，它由一89C51AD9243之间加了缓存器。常用的缓存器有RAM、SRAM等，但是如果用它们作为缓存器，系统必须要有地址发生电FirstOut)器件作为缓存器。A/DFIFOCPLDFIFO的时序图看，二者可以合二为一，AD的数字输出直接到FIFO中。高速系统的速率由可编程逻辑器件控制，但由于AD9243最高可工作在3MHz，所以上限就为3MHz，如果配以更高速率的A/D，则可以达到更高速率。VCC

满标志半满标信

XIVCC R XI

图 AD9243与IDT7204接口电ADC电路，片内有高性能、低噪声的取样保持放大器和一个可编程的基准电压其它系统接口。对于各种不同输入距离，它的差动输入结构允许组成单Nyquist频率之上的单个取样通路输入级一样。因为差动输入模式下的SHA即使在额定的Nyquist频率OTAD924314Flatpac算到输入端仅为0.36位LSB有效值。SHA)可⑹灵活的数字输出：AD9243输出驱动可以接成+3V或 S逻辑系列图 流水线结构组成。每个流水线结构单元至少包括一个低分辨率的闪烁A/D转换器，一个与A/D转换器相连的开关控制的DAC和一个级间剩余电压放大器(MDACDAC输出与快闪输入端之间的电压差，的误差。最后一个流水线级仅由快闪A/D电路组成。见图图 A/D转换选择的输入范围。A/D转换的输入信号范围选择应以系统应达到的指标为基础。在最简单的情况下，AD9243的输入信号已具有与所选择输入范围相一致的图3.7给出采用一个运放的单端输入结构，这里运放接倒相大单位增益模式当组成的VREF来实现。交流耦合和接口问题可参照器件手册。

图 图 3.8AD9243SENSE管脚连接产生0~2V0~5VVREF的数字输出是3FFFH。模式，VERF1V，这样有效输入电压范围为0~2VSENSE脚与有效输入范围变化为0~5V。直接驱动VREF引脚。将SENSE脚接到AVDD可以关闭内部基准放大器。FIFO1、FIFO概点：数据进出有序，输出输独立。FIFO有两个内部指针(读指针和写指针)按照先进先出的原则实现数据的存入和。此使用满标志和空标志来数据的通过使用写信号(W)和读信号(R)来实现。IDT720X系列采用器件引脚见图3.9。图 IDT7204引脚2 FIFO性能分IDT7204高速—660W（max⑵IDT7204复位（RS）在任何时候，只要RSFIFO被复0，则数据线上的数据出现并维持到WFIFO中。被置低电平，并将一直保持低直到读指针和写指针的差等于或小于单元个数FIFO满时，内部的写指针与W引脚被阻断，所以外部W引脚上的变化不会影响FIFO的内容。图 IDT7204读写时序读使能（R）REF)没有置0，数据被按照先进先出的顺序，读操作和写操作是完全独立的，相互间不影响。当读使能信号R变高电平，则数据线回到高阻态，当所有的数据读EFFIFO空时，内部的读指针与R引脚被阻断，所以外部R引脚上的变化不会影响FIFO。 ⑶IDT7204①单片模式：如果需要2K、4K、8K，16K、32K、64K或更少的单元IDT7203∕7204∕7205∕7206∕7207/7208XI信号需要接地。②深度扩展模式：如果要求大于2K、4K⋯⋯64K的空间，IDT720X系列可以方便的接成深度扩展模式，即将多片FIFO串接成所需空间的器。具体接法见IDT7204引脚图。IDT720X99位断任意一个的状态位即可。见FIFO宽度扩展框图。图 FIFO宽度扩展框可以进行读∕写操作，具体框图参见IDT7204。FIFO3.1118位的数据的存∕取操作。 图 示，描点绘图得到的信号周期个数为：TS/T=10.8AD9243的输入接成0～5V方式，信号源使用的HG1630A型函数发生器。根据对不同周期和幅度的信号进试，证明系统工作正常，同时通过RS232通信的正确性。可编程逻辑器件及ISP成系统。在设计时，设计者没有灵活性可言，搭成的系统需要的种类多且数储器和可编逻辑器。微处器和器从问世来就是一种编程的件在电子系统，以前管采用微处理和器但是仍然需大量的、用可编程逻辑器件实现逻辑控制，即用所谓“UAM+LD(A)”的模则可以对器件进行设计，通过设计来实现系统功能。这种方法称为基于

图 ISP(In-SystemProgrbility)技术，中文译为“在系统可编程技术”。所谓器件领域的一种最先进的硬件技术；ISP打破了传统可编程逻辑器件(PLD)的局不需要编程器，更不需要编程高压。另外，ISP能够使得人们在器件已被焊在电在系统可编程技术使得可编程器件的编程变得非常容易。例如，Lattice的ispLSI，ispGALispGDSISPPC机就可以完成器件编程。ISP编程接口非常简单，共有五根信号线：模式控制输MODESDISDOSCLK和在ispENPC机可以通过这五根信号线完成编程数据传递和编程IspLSILattice90年代初推出的高性能大规模可编程逻辑作速度最180MHz。IspLSI系列器件是将ISP技术与高性能高密度pLSIHDPLD125MHz，它由可编程宏逻辑单元组有4个的时钟输入端。①设计输入ProjectNavigator项目引导器集成环境的重要功能便是进行层②设计实现从设计输入文件到熔丝图文件的编译过程就是设计实现，包括局与布线将分割的逻辑小块放到器件内部逻辑资源的具置，利用器件的布线3.14③器件编程即将编程数据到具体的可编程器件中去。有时又把编程器件④设计校验设计校验过程与设计过程是同步进行的，针对设计输入、设计EDA的一个重要概念，对可编程逻辑器件的设计是必不可少的过程。可编程逻辑器件设计离不开EDA设计软件。现在有很多支持CPLD和FPGA的设计软件。有的设计软件是由制造商提供的，如Lattice开发ispLSI器件由专业软件EDA软件商提供的，称第设计软件，例如Cadence，Men，我们在开发时使用ISPSynario设计软件。它支持Lattice的ispLSI1016、ispLSI1024、ispLSI1032GAL系列器件。ISPSynario是一个套装软件，它包括DataI/OSynarioLatticepDS+适配器软件。设计输入和设计仿真工具器数据。它由系统的MCU给出启动控制信号，一次完成后FIFOCCDCCD4MHzD触发器，两级触发器的输出信号经过组合逻辑设CCDRS、A/D1MHz、CCD复位输出同步的CLK信号、以及与A/D转换控制同步的FIFO器的W信号。1MHz信号经过FULLA/DADSH的第一个周期是一个工作周期，分为积分周期和周期两个部分，在积分周期，A/D转换器和FIFO器不工作，当第二个周期开始时才让A/D和FIFO工作。启动信号就完成一个工作周期。时序发生器工作过程流程见图3.17。A/DCLK信号FIFO的W信号CCD积分控制SH转换完成信号FULL图 3.17基于ispLSIProjectNavigator项目引导器集成环境下完成层次化设计。顶层电路见图3.18。3.18A/D转换器的时钟CLK信号。F2就是分频产生的0.5MHzTOPSTARTRES0.5MHz信号进行计数处理，完成积分时间控制，并组合产生SH信号、CCD移位脉冲F1和F2，A/D转换器控制信号AD，信号AD与SP组合完成最终的AD_CLK信号和FIFO器的W信号，还有其本身可以作为结束标志FULL。之所以要对0.5MHz信号FRQ_D—F2TOPF1F2SH高电平期间F1F2有一个持续时间较长的高电平和低电平状态，为了达到这一效果，在TOP模块中信号被进行相应的处理。1150TCD1208AP的要求。SHMOS电容的要求是≥1000nsTCD1208AP的时序图。其时序波形的产生，参看TOP模块设计部分。3.19FRQ_D模块设计0FRQ_D图上看，RSF2R2RS脉冲实际原理及系统中的TCD1208AP的时序图。3.21中，CLK4MHz的晶振信号，NQ1CLK4分频信号，也即0.5MHz的移位读出脉冲。③TOP3.21FRQ_DTOP113CBU12，12CBU2和用D触发器电路等构成。CBU12CLK的计数，产生SH3.19SH为高电平时，要保ADFRQ_D模块产生的SPAD9243CBU12CA信号与时钟F2，CASH高电平期间对移位脉冲的周期要求。具体设计可见程序说明部分。TH、TL用于控制CBU12的计数个数，从SH高电平信号的间隔时间决3.22TOP3.23TOPMODULEcbu12CLK,CLR,TH,TLP