存储器装置实施技术

第5章存储器技术

第5章存储器技术CPU与存储器的连接随机存取存储器现代微机的存储体系存储器概述5.1存储器概述存储器的分类1存储器的性能指标2存储器系统的结构35.1存储器概述存储器的分类1存储器的性能指标2存储器系统的结构3存储器的分类按构成存储器的介质分类按存取方式分类按在计算机中的作用分类

按制造工艺分类从不同角度进行分类1．按构成存储器的介质分类

磁芯存储器半导体存储器光电存储器磁膜、磁泡和其它磁表面存储器光盘存储器等1．按构成存储器的介质分类磁芯存储器体积大、成本高、工艺复杂，现已完全淘汰。磁表面介质和光电技术实现的存储器存储容量大、访问速度较慢、信息不易丢失，常用于计算机的外存储器。半导体存储器由于采用大规模和超大规模集成电路工艺制造，具有体积小、质量小、成本低等一系列优点而使它成为微型计算机中的主要存储器件。本章主要讨论半导体存储器。2．按存取方式分类半导体存储器随机读写存储器（RAM）只读存储器（ROM）静态RAM（SRAM）动态RAM（DRAM）掩膜ROM可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（E2PROM）快擦型ROM（FlashMemory

）RAM和ROM（1）随机读写存储器RAM信息可以随时写入或读出关闭电源后所存信息将全部丢失静态RAM采用双稳电路存储信息，动态RAM是以电容上的电荷存储信息。静态RAM速度更快，而动态RAM的集成度更高、功耗和价格更低，动态RAM必须定时刷新。（2）只读存储器ROMROM是一种在工作过程中只能读不能写的非易失性存储器掉电后所存信息不会丢失3．按在计算机中的作用分类

主存储器主存或内存，主要用来存放活跃的程序和数据，CPU可以直接对其进行读/写操作。

辅助存储器外存，其容量大，成本低，主要用来存放目前不活跃的程序和数据，CPU对其进行的读写操作必须通过内存才能进行。

缓冲存储器缓存，位于主存与CPU之间，其存取速度非常快，但存储容量小，主要是完成主存和CPU之间的速度匹配。4．按制造工艺分类

双极型读写速度快，集成度低，功耗大，价格偏高。常用于计算机中的小容量高速缓存或一些要求速度高或容量小的微机中。

金属氧化物半导体型存取速度较慢，集成度高，功耗低，价格便宜，常用来制作多种半导体存储器。存储器的分类1存储器的性能指标2存储器系统的结构35.1存储器概述存储器的主要性能指标存储容量存取时间功耗可靠性集成度性能价格比主要性能指标存储容量

(1)用单元数×位数表示，以位为单位。如1

K×4位(2)用字节数表示容量，以字节为单位，如128

B

存取时间从CPU给出有效的存储地址到存储器给出有效数据所需的时间功耗功耗反映了存储器耗电的多少，同时也相应地反映了发热程度（温度会限制集成度的提高）。可靠性指存储器对外界电磁场及温度等变化的抗干扰能力。集成度

集成度指在一块存储芯片内能集成多少个基本存储电路。性能价格比性能价格比(简称性价比)是衡量存储器经济性能好坏的综合指标。存储器的分类1存储器的性能指标2存储器系统的结构35.1存储器概述存储器系统的结构基本存储单元存储体地址译码电路片选与读写控制电路I/O电路集电极开路或三态输出缓冲器其他外围电路

存储器系统结构示意图CBABDB…地址锁存地址译码存储体（矩阵）数据缓冲读写控制存储器系统结构1.存储体

由若干个基本存储电路按一定的规则排列起来，构成存储体2．地址译码电路

对CPU送来的地址信息进行译码，选中片内某一存储单元，在读/写信号作用下对该单元进行读写。有两种方式，单译码与双译码。3．片选与读／写控制电路

接收片选信号及CPU的读/写控制信号，形成芯片内部控制信号4．数据缓冲器

用于暂时存放来自CPU的写入数据或从存储体内读出的数据。5．地址锁存器

锁存地址信息并交地址译码器，空出总线为即将传送数据作准备。…A7A0A1…25510存储器地址译码器…4位I/O0~I/O3数据缓冲器控制电路A5A6A7A8A9…Y31Y0Y1A0A1A2A3A4Y译码器X译码器32×32存储矩阵1K×1数据缓冲器控制电路X0X1I/OX2X31…单译码方式

双译码方式

256×4位的存储芯片

1

K×1的存储芯片

单译码与双译码第5章存储器技术CPU与存储器的连接随机存取存储器现代微机的存储体系存储器概述5.2随机读写存储器RAM静态RAM1动态RAM25.2随机读写存储器RAM静态RAM1动态RAM2静态RAM基本存储单元工作过程静态RAM芯片Intel2114T3、T4是负载管，T1、T2为工作管，T5、T6、T7、T8是控制管。X地址选择Y地址选择T8BT7AT6T5T2T1T4T3VCC所有存储元共用此电路

静态RAM的基本存储电路I/OI/O1．基本存储单元该电路有两种稳定状态：状态“1”：T1截止，T2导通；状态“0”

：T2截止，T1导通。2．工作过程读操作：T5、T6、T7、T8均导通，A点与B点分别通过T5、T6管与及相通，及又进一步通过T7、T8管与及线相通，即将电路的状态传送到及线上。由其电流方向或电流有无即可判定该电路存储的信息是“1”还是“0”；

写操作：写入信号从线及线输入，如要写入“1”，则线为高电平，而线为低电平，它们通过T7、T8管和T5、T6管分别与A端和B端相连，使A=“1”，B=“0”，即强迫T2管导通，Tl管截止，相当于把输入电荷存储于Tl和T2管的栅级。

接X地址译码3．静态RAM芯片Intel2114

常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。符号名称功能说明A0~A9地址线接地址总线，用来对某存储单元寻址I/O1~I/O4双向数据线用于数据的写入和读出片选线低电平时，选中该芯片写允许线

VCC电源线＋5V=0时写入数据；=0，Intel2114芯片引脚功能

Intel2114的工作时序D恢复时间CBA片选有效后读取时间下一周期地址有效后读取时间读周期读信号地址片选数据输出读操作时序

Intel2114的工作时序

写操作时序写脉冲宽度数据有效时间恢复时间地址建立时间CBDA下一周期写周期写信号地址片选数据输出5.2随机读写存储器RAM静态RAM1动态RAM2动态RAM单管DRAM的基本存储电路动态RAM的结构动态RAM的刷新动态RAM芯片Intel2164A

读出再生放大器T2列选择线YCT1行选择线X数据I/O线

T2为一列基本存储单元电路上共有的控制管。电容C有电荷表示“1”，无电荷表示“0”。若地址经译码后选中行选线X及列选线Y，则T1、T2同时导通，可对该单元进行读/写操作。1．单管DRAM的基本存储电路2．动态RAM的结构A0~A9A5~A9A0~A4数据线……Y1行时钟数据线T读出放大CC读出放大CCTTT行地址译码列时钟发生器数据缓冲读写控制列地址译码列地址锁存行时钟发生器Y32………………X1X32列时钟行地址锁存D地址多路开关RAM控制逻辑DRAM的读写过程2．动态RAM的结构DRAM在地址多路开关和行列地址选通信号的控制下完成信息的读写。3．动态RAM的刷新

刷新请求CLK地址多路开关刷新定时刷新地址计数控制逻辑刷新周期刷新地址地址总线刷新时高阻态DRAMCLK1对DRAM的刷新是按行进行的，只要在刷新时限2ms中对DRAM系统进行逐行选中，就可实现全面刷新。

4．

动态RAM芯片Intel2164AIntel2164A是64K×1b的动态RAM存储器芯片

芯片的引脚Intel2164A的工作时序读操作时序Intel2164A的工作时序写操作时序Intel2164A的工作时序刷新操作时序第5章存储器技术CPU与存储器的连接随机存取存储器现代微机的存储体系存储器概述5.3CPU与存储器的连接RAM的扩展1存储器的译码25.3CPU与存储器的连接RAM的扩展1存储器的译码2的扩展位扩展字扩展字位同时扩展1.位扩展位扩展是指存储芯片的单元数（即寻址空间）满足要求而I/O位数不够，需多片存储芯片实现指定位数的数据I/O。位扩展的特点：①每个存储芯片的地址线和控制线（包括片选信号线、读／写信号线等）并联在一起，以保证对每个芯片及内部存储单元的同时选中。②数据线分别连至数据总线的不同位上，以保证通过数据总线一次可访问到指定位数数据。1.位扩展例1：用1K×4的Intel2114芯片构成lK×8的存储器系统。

1.位扩展硬件连线1.位扩展

地址分配2.字扩展例2：用2K×8的Intel2716ROM芯片组成8K×8的存储器系统。

适用于存储芯片的I/O位数满足要求而寻址空间不够的情况

2.字扩展硬件连线27162716271627162.字扩展地址分配3.字位同时扩展当存储器芯片的单元数和I/O位数均不符合存储器系统的要求，就需要用多片这样的芯片同时进行字扩展和位扩展，以满足系统的要求。例3：用1K×4的2114芯片组成2K×8的存储器系统。

3.字位同时扩展硬件连线3.字位同时扩展地址分配5.3CPU与存储器的连接RAM的扩展1存储器的译码2存储器的译码存储器与地址总线的连接，包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元。线选法全译码法部分译码法1．线选法线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。特点：每根高位地址线接一块芯片，用低位地址线实现片内寻址。结构简单，但地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14线选法结构线选法结构例3：假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。

2．全译码法全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。特点采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。全译码结构例1：设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。3．部分译码法部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。特点采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。Y1Y0Y2Y3A14A132-4译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）A0～A12部分译码法结构部分译码结构例2：CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。综合应用举例例4请将SRAM6264芯片（8K×8）与系统连接，使其地址范围为：38000H～39FFFH和78000H～79FFFH。假设用74LS138译码器构成译码电路。综合应用举例SRAM6264逻辑真值表硬件连线综合应用举例地址码地址范围A19A18A17～A13A12

～A00011100全0～全138000H～39FFFH0111100全0～全178000H～79FFFH地址分配综合应用举例第5章存储器技术CPU与存储器的连接随机存取存储器现代微机的存储体系存储器概述5.4现代微机的存储体系Cache-主存存储层次1主辅存存储体系2并行主存系统及新型RAM35.4现代微机的存储体系Cache-主存存储层次1主辅存存储体系2并行主存系统及新型RAM3主存存储层次用高速的静态RAM组成小容量的存储器，称作高速缓冲存储器——Cache。主存数据总线CPU主存地址寄存器MA替换控制部件主存-Cache地址变换机构Cache地址寄存器Cache存储体多字宽地址总线不命中命中单字宽主存存储层次如何工作？CPU访问存储器时送出访问主存单元的地址，由地址总线传送到Cache控制器中的主存地址寄存器MA，主存－Cache地址变换机构从MA获取地址并判断该单元内容是否已经在Cache中，即判别是否命中。若命中，则将访问地址变换成在Cache中的地址，然后访问Cache。若Cache已被装满，则需要在替换控制部件的控制下完成替换若不命中，则CPU转去访问主存，并将包含该存储单元的信息装入Cache。为了把信息装入Cache中，必须应用某种函数把主存地址映像到Cache中定位，称作地址映像。当信息按这种映像关系装入Cache后，执行程序时，应将主存地址变换为Cache地址，这个变换过程成为地址变换。与主存容量相比，Cache的容量很小，它所保存的信息仅是主存信息的一个子集，因此通常若干个主存地址将映像同一个Cache地址。直接映像方式全相联映像方式级相联映像方式Cache-主存的地址映像1．直接映像方式每个主存地址映像到Cache中的一个指定的地址

将主存空间按Cache的尺寸分区，每区内相同的块号映像到Cache中相同的块位置。

直接映像是一种最简单的地址映像方式，它的地址变换速度快，而且不涉及其他两种映像方式中的替换策略问题。但是这种方式的块冲突概率较高，当程序往返访问两个相互冲突的块中的数据时，Cache的命中率将急剧下降。

例若Cache被分为2N块，主存被分为同样大小的2M块，主存与Cache中块的对应关系可用映像函数表示：j=imod2N。式中，j是Cache中的块号，i是主存中的块号。

2．全相联映像方式主存中的每一个字块可映像到Cache任何一个字块位置上。只有当Cache中的块全部装满后才会出现块冲突，所以块冲突的概率低，可达到很高的Cache命中率，但实现很复杂。当访问一个块中的数据时，块地址要与Cache块表中的所有地址进行比较以确定是否命中，查找速度慢。另外在出现冲突时，替换问题比较复杂。例3．组相联映像方式组相联映像方式是全相联映像方式与直接映像方式的折衷方案。

将存储空间分为若干组，各组之间是直接映像，而组内各块之间则是全相联映像