基于PLL信号发生器的设计

I页引言本文将设计一种信号发生器，以CD4046作为该信号发生器的基础，并采用AT89C51作为微处理器对相应波形的频率进行调节，CD4522作为N分频器，CD4518作为M分频器。对采用锁相环技术产生高频信号可行性进行分析计算，通过经验总结、定性分析等方法，从而设计一种体积小的信号发生器，该信号发生器具有性价比高、运行稳定可靠的优点，可将CD4046产生的方波通过积分电路和二阶滤波电路转换成三角波和正弦波，从而使得该设计能够输出多样的波形。采用3个CD4522实现N分频，通过AT89C51内部程序的编写，可通过按键调节LCD显示屏的频率，同时也控制输出波形的输出波形，使得该设计的频率调节范围可高达1KHz-999KHz。第1章绪论1.1本文研究背景1.1.1信号发生器背景信号发生器是生成波形信号的装置，可以生成矩形波、谐波、正弦波等各种波形。根据新思界产业研究中心发表的《二零二一年信号发生器产业市场研究和投资战略分析报告》，信号发生器可以广泛应用于通信、家电、汽车电子设备、医疗保健设备、信息网络、新能源、航空宇宙领域等传播领域，其教育、科学研究成果和世界市场占有率持续增加。在现代电子技术中，为了得到高精度的振荡频率，一般采用石英晶体振荡器，但是石英晶体振荡器的频率不易改变，于是将其振荡频率作为基准频率，利用锁相环的倍频分频等频率合成技术，获得多频率、高稳定度的震荡信号输出。锁相环是电子设备中常见的基本元件之一，是检测输入和输出信号之间相位差的器件。自1960年以来，锁相环技术在通信、航空宇宙、计量、电视、原子能、电机控制等领域能够较好地进行信号的呈现和模拟、数字信号跟踪和同步。同时，扫描信号发生器、组合信号发生器等各种装置也迅速发展。在我国，关于锁相环系统的产品还不少，这主要是因为锁相环系统在电子设备上的运用已经十分普遍。锁相环（PLL）电路可用于各种高频技术，例如超高速开关频率合成技术、本地振荡器（LOS）、高性能无线通信连接、时钟清除电路和矢量网络分析仪（VNA）等。我国有一个MOSSI项目，已经制定出了几个比较先进的产品，包括放大集成电路(用于光传输)、时钟恢复集成电路和数码判决器，这些产品不仅具有专利，而且都是耗电量非常低的产品，集成度都比较好，工艺技术上也非常领先。此外，值得一提的是，中国东南大学的王志功博士也已经加入了中国MOSSI项目，这将会在很大程度上促进中国锁相环技术的发展。第四研究所还采用了中国的另一种比较高档的电子锁相环SB336，该锁相环的工作频率可以高到20GHz，采用SB336的公司也比较多，并且主要性能指标都超过了国外的水平。1.1.2频率合成技术发展过程自1930年以来，频率合成技术已有60多年的历史。频率合成是指对基准频率源的信号处理，如混合频率电路、倍频电路或分频电路。能够进行频率合成的回路可以构成一种振荡源，它是目前电子系统不可或缺的部分。在通讯设备、无线电探测的测距装置和制导装置中，频率合成器生成的多个频率不仅用作激励信号源，还可以用作提供各种频率、波形和输出电平电信号的设备。直接数字频率合成技术是一种能够对代表频率的二进制码进行累加运算和相位幅度转换的组合方法。JosephTierney等人提出了数字频率合成的想法，也就是DDS技术，然而，因为微电子和数学电信号加工技术的局限性，这种技术还没有得到充足的关注。由于电子信息技术的真实需求以及数字IC和微小型集成电路系统技术的发展，直接数字频率合成技术也在逐渐展现出它的优越性。1.2本文研究目的本设计主要是通过相位同步技术产生高频正弦波、方波和三角波。相位同步电路的分频比由单片机控制，与参考振荡源相比产生信号。然后，用低通滤波器产生的直流控制振荡电压，形成相位同步电路。当压控振荡器的频率等于振荡参考频率时，用环路监测输出频率。PLL锁相环有诸多优点，例如技术比较成熟、频带宽、频率稳定度高、准确性好、价格低、频谱质量好、结构简单、测量精度高、稳定输出，跟踪正弦特性信号性能较好，并能有效地抑制杂散。把锁相环电路看作一个信号传输系统，则有输入和输出，即信号的激励和响应，则可以把环路滤波理解为需要动态响应地提高整个信号控制系统的稳定性而设计的传输函数，实现锁相环的信号输出，因此可以跳出现在局限的思维圈，尝试用自动控制原理传递函数的方法进行定量的分析。当锁相环进入锁定时，它还具有“捕获”信号的能力。VCO（压控振荡器）可以在一个范围内自动跟踪输入信号的变化，如果输入信号的频率在锁相环的捕获范围内变化，则锁相环可以捕获输入信号的频率然后强制VCO在这个频率上锁定。锁相环的应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，并且要求保持比例关系或差分关系的恒定关系，则可以将运算器添加到外部以满足不同操作的需要。传统的锁相环通常由分立元件和模拟电路构成，但现在经常使用集成电路的相位锁定，CD4046是通用CMOS相位锁定集成电路，Ui、Uo的相位差为Δφ在0°-180°的范围内变化时，Uφ的脉冲宽度m也变化，即占空比也变化。比较器I的输出信号的频率等于输入信号的频率的两倍，并且与两个输入信号之间的中心频率保持90°的相位移，但是输出频率fout不一定是对称波形。为了最大化锁定范围，相位比较器I需要输入电压和输出电压的占空比为50%（即方波）。1.3研究内容锁相环通过检测设备输入和输出信息之间的相位差，并通过鉴相器以电压形式转换以输出信息，然后通过低通滤波器滤波可以实现直接控制传输的频率，然后对VCO的电压控制。接着，将输出信号反馈到输入通道，在能够识别输入信号相位差的输入端，接收用于产生电子信号的振荡器信号输出的频率和相位的反馈闭环控制的动作。如果信号的输出频率与信号的输入单位时间内周期性的变化完成的次数成比例，则输出电流方向的电压值大小与电压供给的相位差保持不变，使电压输出和输入的信号相位同步成为现实。如果电路信号的输入在相位和频率上都是瞬态的，则VCO相位和频率也可以连续地跟踪信号输入的相位和频率的变化，并且这种状态被称为跟踪状态。使用锁相环同步技术产生高频信号，在单片机控制同步相位锁定环的分频比后，与基准振荡源相比产生PD信号，通过低通滤波器产生直流电压，控制振荡电压，完成相位锁定。当振动控制电压的频率等于振动参考频率时，环路被锁定以产生正弦波、三角波和方波，并且输出频率由环路监测。第2章信号发生器的设计2.1设计方案PLL在规定界限内维持输出信号和输入信号之间的相位差恒定（Δφ只是空间x的函数，对于不同时间t是恒定的），以此达成输出信号频率跟随输入信号频率的目的。在特定的频率界限内，当有一个频率信号注入到振荡器中时，振荡电路的振荡频率会被牵引，PLL锁相环能够通过两次捕获来达到运算的逻辑电路的差值恒定的目的，让运算输入信号的单位时间内完成周期性变化次数，以维持PLL的锁定。设计这种能提供各种单位时间内完成周期性变化的次数、波形和输出的高低电平和电信号的设备，即高频信号发生器。高频信号发生器包括电容反馈和电感反馈振荡电路、分频器、PLL、输出电路等，采用AT89C51控制分频比，实现频率一致的目的。设计方案如图2-1所示。图2-1设计方案1PLL电路是检测输入信号和输出信号之间的相位差有确定关系的电路。表示其间关系的函数称为鉴相特性设备，将其转换为电势差形式输出信号，并通过允许比截止频率低的信号但不允许高于其的低通滤波特性将其控制为VCO（压控振荡器）的控制电压，控制VCO输出信号的频率。随后，产生电子信号的电子元件输出的频率和相位信号通过反馈通道返回鉴相器，以形成闭环控制。图2-2设计方案2高频电路情况复杂，于是我们将方案2中的低通滤波器替换成环路滤波器，就可以帮助过滤除去高频杂波和干扰，实时的动态调整整个电路的稳定性。压控振荡器产生的信号不稳定，容易跑偏，为确保结果的准确性，减小误差，产生的高频信号与输入信号做比较前需加入分频。2.2振荡器正弦波振荡器是指一种不经过输入电路控制就能够自发地把直流电转化为一定频谱和振幅的正弦交变电压(电流)的集成电路。输出电压经过正反馈系统分压后，经同相比例电路与输入频率进行比较。由运放所形成的RC串并联式正弦波振荡电路经过运放内的晶体管进入非线性单元稳幅，并经过在外围的负反馈系统来实现稳幅的目的。2.3分频器分频是指将意单一频率信号的频率降低为原来的1/N，就叫N分频。实现分频的电路或装置称为“分频器”。在电子信息技术中，为了得到更高准确度的单位时间内重复的振荡次数，一般使用的是石英晶体振荡器，但是作为谐振器来稳定或控制其频率的振荡电路的频率是单一频率,通过频率合成可以得到许多不连续的频率。借助一个中间媒介才能产生关联的频率合成器由PLL实现的，其功能和性质接近直接频率合成器，而且所占空间小、成本较低、操作简单。在锁相环回路的反馈通路中，即放大信号的电路中存在将从外部到内部的电路送到的电路接通电路，接上滤波的分频器，便可得到锁相反馈控制电路的倍频的电路，如图2-3所示，fin源于利用石英晶体作为谐振器来稳定或控制其频率的振荡电路，输出频率fout经过N频率分解后与fin进行相位的间接频率测量方法做比较。当闭合回路固定不动时，使相位差有一定关联，输入的2个信号的单位时间内完成周期性变化的次数相同，锁相环的输出频率fou=N*fin/M，改变N的数值，就可以得到fin/M不同倍数的输出频率fout。图2-3输出N/M倍频该倍频器能够通过与输入频率相乘进行计算。经过间接频率测量方法的鉴相器用于比较N次与工频频率不同的成分的信号和VCO信号。如果环路被锁定，则达到了期望频率倍数。数字倍频环路通过变化分频的次数就能使无论是什么倍数的倍频都能够达成。如果环路被锁定，fo=Nfi，通过改变外部周期信号分频，其频率恰为输入信号频率的纯分数的系数N，可以改变频率倍数的大小。与之类似就是本次设计要用到的分频锁相环，二者都有两种形式的脉冲环和数字环：脉冲扫描和数字环路。与完成倍频功能的PLL不同且相反，分频器进行的是两个数相除的计算操作，输出为fo=fi/N的频率。2.4压控振荡器压控振荡器是组成PLL的部，当锁相环内的定时电容器的充电电流与输入的控制电流成反比例时，CO的振荡频率也就与输入的限制电流成反比例。当控制电流为零时，输出频率最低，当控制电流大于VDD时，输出频率将线性上升至最高频率。2.5环路滤波器通常的滤波电路包括只能滤除不变次数的谐波，可以解决系统中的谐波引起的电压畸变和断路器的误动作等问题。PLL滤波器将充电泵检测器产生的电流脉冲集成到鉴相器中，以产生施加到压控振荡器的调谐电压。传统的方法是增加线性低通滤波器的调谐电压，即变为更大的正值，以改善压控振荡器的相位和频率。线性的低通滤波器可以通过无源器件实现，例如运算放大电路中的器件。锁相环的带宽由环路滤波器的时间常数和VCO、鉴相器和分频器决定。锁相环的频宽决定了瞬间状态响应、参考电平和噪声滤波器等特性。在锁相环带宽内，振荡源发出的相位噪声主要来自压控振荡器的噪声影响下发生的信号相位的变化，而在锁相环带宽外，则来自鉴相器的相位噪声。2.6鉴相器鉴相器对PLL的锁相性能具有很大意义。是一种能够识别输入信号和电路之间相位差的装置。该电路输出电压和2个输入信号之间的频率相位的差之间保持一定的关系，通过改变关系可得出相应值，以保持环路的稳定性，并且可以控制带内和带外的噪声，以防止压控振荡器的调谐电压发生剧烈变化。其中输出电压实际上与2个输入信号间的2个频率相同的交流电相位差有关。鉴相器被认为是PLL的重要组成之一。它从携带消息的已调信号中恢复调频信号和调制相位信号。鉴别出输入信号的相位差的器件可分为模拟构成的鉴相电路和数字部件构成的鉴相电路。相位补偿是为了改善输出波形。其检测到的电位差就是鉴相器的输出电压。相位检测器的相位分辨率特性为锯齿形。由于其频率分辨率功能，被称为频率输出相位分离器。相位比较信号经过多次处理，但仍可能包含干扰信号。转换为矩形波后，噪声的影响在理想矩形波的前沿和后沿附近，而高低电平的中间部分不受噪声的影响；相位分辨信号具有相同的频率和一定的相位差，两个信号的边缘一起移动。受噪声影响的每个通道的前后边沿完全对应于不受其他通道影响的电平部分。普通的鉴相器不能抑制噪声，即便少许震颤也会使相位损失。2.7单片机控制系统AT89C51是一款性能较强的8位CMOS集成电路组成的中央处理器，具有可编程4K字节闪存（FlashMemory）和可进行数次编定程序，为一种能够读写许多存储单元的集合。该装置使用ATMEL疏密程度较高且很难丢失储存的制作技术，同时容纳MCS-51系列设备，其可下发的控制功能的指令和管脚输出。AT89C51是一款效率高的MCU，它兼并了8位的多样化的功能中央处理器和闪存Flash。此外，它还为许多用于运行特定单独控制型出入口控制系统且具有多种处理方式和数据分析能力，调控系统帮助多变化且经济高效的规划。2.8本章小结本设计利用RC谐振电路产生信号，经分频器处理后输入到锁相环的信号输入端，调频器调频后，将调频信号反馈到锁相环的鉴相器，通过识别输入信号调频信号之间相位差，利用输出电压和2个输入信号之间的频率相位的差之间有不变的关系的特性，通过改变关系可得出相应值，以保持环路的稳定性。经锁相环芯片的滤波电路进行滤波，再经压控振荡器后输出波形。利用单片机控制分频比，从而达到频率一致的目的。第3章信号发生硬件电路3.1锁相器原理分析图3-1锁相环原理框架图如PLL原理图3-1所示，能够根据各个连接点的输入和输出的信号，创造互相对应的关系。鉴相器可由公式（3.1）展现。假定相位误差是QUOTE，就能够得出这个关系式（3.2）。QUOTE公式（3.1）QUOTE公式（3.2）根据公式在拉普拉斯变换域当中，线性的低通滤波器工作的效果可以写成公式（3.3）。QUOTEVc(s)=F(s)Vd(s)Vc(s)=F(s)VCO与控制电压QUOTEVcVc成正比，因为相位求导为频率，相位与控制电压QUOTEVCVC的积分成正比，经过拉氏变换后可可以写成公式（3.4）。QUOTE公式（3.4）从上述解析中，能够得出每个合成单元的总传输函数（PLL的分频比n为1）。从闭环传递函数和误差传递函数可以得出，此系统的传递函数让输入信号进行低频滤波，而进行高频滤波的是误差传递函数的信号。这还取决于参考源带内相位噪声环路选频装置的输出频率，这也解释了为什么带外影响信号相位的随机变化取决于压控振荡器。硬件电路图如图3-2。图3-2硬件电路图该硬件电路主要包括信号源模块、M分频模块、锁相环模块、N分频模块、信号转换模块、LCD显示模块和单片机模块。3.2信号源模块用CMOS与非门和1MHz晶体构成振荡器，如图3-3所示。图3-3信号源设计原理图如图3-3所示，由CD4049反相器、R5、晶振、C2和C3构成的RLC并联电路作为整个电路的振荡电路产生时钟信号。后面串联的两个CD4049反相器主要是为了让信号反向产生方波。3.3M分频模块分频电路主要采用CD4518，CD4518引脚图如图3-4所示：图3-4CD4518引脚图CD4518是一个双BCD同步加计数器，由两个一样的同步四级计算器所构成。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLOK信号上升沿触发，触发信号由CLOK端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。CD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～15。图3-5电路原理图CD4518采用并行进位，只需输入一个脉冲，Q1翻转，Q1为1，Q4为0时，输入一个脉冲，Q2翻转，Q2=1=Q1，再输入一个脉冲，Q3翻转，Q3=Q2=Q1=1,再输入一个脉冲，Q4翻转。这样从0态开始计数，每输入10个脉冲，计数单元就会回归零态。3.4锁相环模块本次设计采用CD4046作为锁相环的核心部件，CD4046是通用CMOS锁定集成电路，具有电源电压范围广（约3-8V）、输入阻抗高（约100M）、动态消耗功率小等特征。微功耗设备中，即使中心频率为10kHz，耗电也只有600uW。如图3-6所示。图3-6CD4046原理图CD4046内部的主要部件是相位比较器I、II、整形电路、压控振荡器VCO、源极跟随器、线性放大器等。比较器I采用在Ui和Uo中的一个是高电平、一个是低电平的情况下输出高电平的异种或栅极结构。如果级别相同，则输出较低的级别。相位比较器II主要提取锁定信息和数字误差信号，以便于在实现锁定后在相位比较器II的二种输入信息间保持零相位移。假设在CD4046内部的定时电容器的充电电流与9脚输入的控制电流成比例，那么VCO的振荡频率也就与9脚电流成比例。当限制电流为零时，输出频率减小。当限制电流小于VDD时，输出频率线性地上升至最高频段。因为所有CD4046的充放电功能都是由同一个电容实现的，从而可以输出对称的方波。3.5N分频模块调频电路主要采用CD4522进行调频，CD4522引脚图如图3-7所示。图3-7CD4522引脚图CD4522是可预先设定的二—十进制1/N减法计数器。这里D1-D4是预设端子，Q1-Q4是计数器输出端子，其余的控制端子的功能如下。在PE＝1的情况下，D1～D4的值进入计数器EN＝0，在CP＝0的情况下，计数器（Q1～Q4）进行倒计时。在CF=1且计数器（Q1～Q4）减少到0的情况下，在QC＝1、CR＝1的情况下，计数器被清零。单片4522分频器的拨号开关是BCD码开关，当数据窗口显示3时，A与1、2连接。当显示5时，A和14连接，其余部分类推。和A相连，也就是浮在空中的时候，是低电平。动作过程使拨号开关为N，在某个时间点设为PE＝1，然后，N被设置在IC中的计数器上，并且当下一CP来时，计数器倒计时变为N-1，并且计数器变为0，直到第N个CP来。此时，由于CF=1，QC＝1，即PE＝1又回到开始状态，开始新的循环。显然，每当N个CP来时，QC应该是高电平（即QC），即QC（CP的N个分频信号)。单片CD4522频率合成器可以构成1-9kHz的频率变化范围，为了达到更高的频率变化范围，可以采用3个耦合来达到1-999kHz的变化范围，大幅扩大频率的变化范围，拨盘开关的数值是多少VCO输出信号的频率是多少kHz。CD4522原理图如图所示：图3-8CD4522原理图3.6信号转换模块信号转换电路原理图如下：图3-9波形转换电路原理图积分电路的RC越大，三角波的斜率越小，RC越小，斜率越大，电容一般为nf级别。常常还要在电容两端并联上一个电阻。因为在运放中存在一个失调几毫伏的电压，但是累加过后就会形成一个很大的直流电压，导致波形出现很大的直流分量在里面，导致波形输出有差异，不满足要求。根据已学知识可知，三角波可以通过方波经过处理后得到。查阅资料可知，可以用积分电路实现由方波电路到三角波电路的转换。正弦波的产生也是整个设计的难点。最开始考虑用方波转换成正弦波，但是难度很大，于是考虑将方波先转换成三角波，再将三角波转换成正弦波。将三角波变换为正弦波的原理主要使用傅立叶级数展开式，但是从展开式可以看出，三角波存在基波、3次、5次等基次谐波，所以使用低通滤波器对基波进行滤波，剩下的是正弦波。然而，低通滤波器的带通截至频率大于三角波的基波频率，并且小于三角波的三次谐波的三次谐波频率。3.7LCD显示模块液晶显示屏选用LM016L，LM016LLCD显示屏采用HD44780控制器，此控制器的优点在于指令简单但是功能性强，可以实现字符闪烁和字符移动等功能，可以通过按键选择位，改变频率的大小。LM016LLCD显示屏原理图如图3-10所示。图3-10LM016L液晶显示屏3.8单片机模块在本设计中，AT89C51主要是通过软件形式改变分频比，即在写入的程序中改变分频比。AT89C51中有4k字节Flash闪速存储器，256字节片内数据存储器(00H-7FH为片内RAM，80H-FFH为特殊功能寄存器SFR)，32个I/O口线，2个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM、定时/计数器、串行通信口及中断系统继续工作。以掉电的方式保存RAM中的内容，振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。图3-11单片机最小系统如图3-11所示，单片机最小系统包括复位电路、晶体振动和单片机。通过程序的写入，按下与P12脚相连的按键可以选择想要改变的位置，十位，百位和个位。当按下与P13脚相连的按键时，可以改变数值，从而改变输出波形的频率。晶采用11.0592MHz。复位电路的电容电压不变，系统接通电源后RST引脚变为高电平，高电平的持续时间由电路的RC决定。3.9本章小结RC谐振电路产生1MHz信号后，经两个CD4049反相器输出方波信号，经CD4518进行1000分频，把输入的1MHz变成10KHz的信号，10KHz的方波信号给CD4046锁相环，经过CD45221/N减法计数器调频后将调频信号反馈给CD4046，使得CD4046的4脚输出的信号等于输入信号，最后的输出信号fR等于输入信号的N倍。输出信号经滤波电路和振荡电路后输出。第4章信号发生器软件实现4.1程序设计思路及流程图4-1程序流程图编写完程序后将程序放入KEIL软件中进行调试，并利用该软件将代码烧录到单片机中，进行调试仿真。软件程序主要控制单片机各引脚的输出，调节分频比，控制波形输出，控制LCD显示屏显示。4.2程序设计模块程序设计主要包括以下模块：主函数模块：定义数值类型，调用延时程序，定义数据发送位。（2）单片机最小系统：核心控制、驱动配置；（3）按键控置。图4-3按键控制按键主要有选位按键、调频按键和复位按键。当选择按键按下，选择要调节的位通过调频按键进行频率调节，当按下复位按键后，频率设置清零，回归最开始的状态。（4）LCD液晶显示：利用程序驱动单片机L驱动CD液晶显示屏，并接受数据来显示。图4-4LCD显示流程图4.3本章小结AT89C51软件代码包括函数定义、数据的初始化、LCD显示屏程序、按键加减、调频程序和延时程序等。首先对数据进行初始化，定义一些函数，例如主函数，接下来就是LCD的显示程序，按键加减控制输出频率，控制LCD液晶显示屏的输出，调节的频率可以通过LCD显示屏监测。第5章调试结果分析5.1电路设计原理图本电路设计主要以CD4046作为锁相环的核心芯片，采用3个CD4522实现高频调频的设计要求，单片机通过程序控制分频比、电路数码管的显示以及按键调频，再通过积分电路和滤波电路实现CD4046输出的方波到三角波和正弦波的转换。电路原理图如图5-1所示：图5-1总电路设计原理图5.2结果分析图5-2波形输出经CD4046输出的是方波，方波经积分电路后输出三角波，对方波函数进行傅里叶级数展开，可发现里面有基波和很多奇次谐波，采取滤波的方法，滤除三角波中多余的谐波，剩余的就是正弦波。通过程序的写入，按下与P12脚相连的按键可以选择想要改变的位置，十位，百位和个位。当按下与P13脚相连的按键时，可以改变数值，从而改变输出波形的频率。图5-3调频前波形图5-4调频后波形图5.3硬件电路图焊接结果和调试结果如图所示。图5-5硬件电路图图5-61KHz显示图5-7999KHz显示LCD显示屏的驱动电压为5V，通过调节电位器大小调节LCD的驱动电压使LCD能正常显示。选用的LCD显示屏LM016L可以实现字符的移动，利用这一特点与单片机结合，当按下选择位按钮时，选择要调节的字符位，再通过按键加减实现频率的调节，这一调频信号发送给CD4522，CD4522进行N-1计数，当计数到0时，将信号发送给锁相环，锁相环通过鉴相器进行调频。实物波形图如图所示。图5-8三角波波形显示该三角波波形由CD4046产生的方波信号通过RC积分电路产生。将方波转换为三角波，滤波器可以对信号中的特定频率的内容进行有效滤除，得到一个消除特定频率后的信号，将通过的方波转为三角波，时间常数通过适当的调节可以使输出的波形更接近三角波。根据方波的周期，在电路的时间常数τ=RC比较小时，那么电容的充放电速度会比较快，指数规律的变化会更接近于三角形。电路的时间常数τ=RC需要大于方波的周期。根据F=电容的充放电曲线是按照指数规律变化的，接近于三角形。在电路的时间常数τ=RC比较小时，那么电容的充放电速度会比较快，指数规律的变化会更接近于三角形。所以适当选择R、C的值，就可以得到三角波输出。图5-9方波波形显示该方波波形是由CD4046接受信号源后产生的波形，由于CD4046的充放电都是由同一个电容完成，所以能输出对称的方波波形。图5-10正弦波波形显示在三角波中含有大量的高次谐波，可以用低通滤波器滤除高次谐波，得到正弦波。三角波含有基波和3次、5次等奇次谐波，因此通过低通滤波器取出基波，滤除高次谐波，即可将三角波转换成正弦波。低通滤波器的截止频率应大于三角波的基波频率。图5-8中的R6和R8为调节电阻，放大倍数通常小于2。5.4本章小结实物主要是通过数码管显示调节的频率大小，通过CD4046产生波形，再通过积分以及滤波电路实现波形的转换。按键则可以调节输出波形的频率，观察波形图，可输出频率为1kHz-999kHz的波形。按动实物图中左边第一个按钮即可实现频率的复位，按动中间的按钮即可以选择要调节的位，按动最右边的按钮可以调节频率的输出。频率步进为1KHz，频率稳定度小于1KHz。第6章总结通过这次实验，进一步认识锁相环的工作机理以及作用，并且锁相环的使用也越来越普遍，因为锁相环是一种无线数据传输的固定频率的方式。因此，它可以用来提高电视接收机的行同步能力和帧同步能力，比如提供参考载波以实现相干解调、建立比特同步系统等，从而增强了干扰防止的能力。但在实践过程中也出现了若干问题。开始时输出一直没有信号。首先，研究了振荡源，M分频，N分频和相位锁定模块，首先确认了该模块有问题。检查结果表明，振荡源不振动，认真检查电路后发现芯片资料没有认真阅读。CD4049的电源是一双，我接通了16个电源。首先，分析了振荡源，M分频模块，N分频模块和锁相环模块，并证明了这些模块的问题。检测结果显示，振荡源不振荡，但仔细检测电路后发现芯片资料并未仔细读取。在振荡源振荡之后，输出还没有信号。检测M分频信号时，用示波器观察CD4518分频器的所有输出信息，输出结果均为一KHz，很明显M分频信号系统可以正常运行。检查锁相环部分时，断开了CD4046的相位检测器输入端(3)脚和CD4522的连接线，短连接CD4046的(3)脚和(4)脚，但并不做分频。CD4046的(14)脚输入数KHz~数百KHz的CMOS信号，CD4046的(4)脚输出信息能够跟随(14)脚的信息，所以在锁相环部分也正常。检查N分频时，由输入源直接在CD4522的输入端口上，输入100kHZ信息，然后拨盘开关拨到一百，看输出频率是否在1KHz，根据结果无输出信息，再判断问题在N分频部分，最后再用单段电路的方式检测1个单独的CD4522是否正常，连接到级联，使得拨号开关达到100或更多，并且可以通过示波器观察分频器的输入和输出波形。设计主要的任务是，通过试验发现问题，并通过运用理论知识增强自己处理社会现实问题的能力。对经过测试后发现的问题，分析和消除的问题，并结合自身在社会实践活动中出现的问题，在测试过程中需要注意调整。各单元在通过试验后进行了综合考核。那样的话，就能够更有效的检测问题的存在。也因此，在这个试验中，由于最初并未出现过晶体振荡,于是把1MHz的信号当作直接的频率源输入，并检查了M分频信号的输入输出是否正常,从而确定了N分频信号是否正确。然后我们就学习了根据测试结果解释一个现象。比如,在测试M分频信号的过程中,发现第二个CD4518输入了10KHz，可是由于输出中没有信号，所以第二个4518存在问题。更换芯片后，发现M分频正常工作，并输出到了1KHz。在设计电路板以前，要首先对整体电路构成以及各洞洞板的布置情况做出分析。而在焊电路板以前，就必须要做好一些准备工作，将所有元器件和工具都准备好，很关键的地方就是要选用一个比较新的洞洞板，这样可以在焊的过程中更加好焊，易于将锡线粘上。因为要形成从1KHz-999KHz的较高频率，所以在连接电路时要尽可能的将所有器件都贴到洞洞板上，减少了所有器件的接口，以便减少对电路的干扰。但是要是稍微连错了的话就不好改，所以在焊接时也要十分的仔细。本次实验的难点是方波信号输出后的变换，最初打算将用锁定环直接输出的方波转换成正弦波，但大多采用逆变器电路，由于结构复杂，通过调查资料，首先可以将方波用积分电路转换成三角波，将三角波用积分电路转换成正弦波。最初使用MAX038和MC1415151来考虑设计，但是其优点是可以通过开关电感来扩展锁定环的带宽，并且可以将频率从25MHz调整到110mhz。但是，这样的计划和设计比较难，需要不断调试的时间。为了通过低于截止频率的信号信道，需要稳定的直流电压。控制频率和电压不稳定时，输出会振动。对低路径中的电阻电容值进行了多次测试，发现如果电容值太小，则低路径后的直流电压具有纹理波成分。容量值太大的话，充电和放电时间太长。低通滤波器的变化速度不能达到局部放电信号的变化速度，并且降低了电压控制振动的输出频率。为了满足设计条件，必须调整电感和容量，使压力控制振动的输出频率在25MHz到110Mhz之间。电路频率高的信号会受到干扰。单片机与其他电路共用电源时，会干扰单片微控制器：测试过程中，不同接地方式测量的波形完全不同：测试结束时导线过长，导致高频辐射和非线性失真。相反，采用了使用CD4046的设计。因为CD4046可以直接输出其中的一个波，大大减少了工作量，可以使之后的正弦波和三角波的设计更加简单和便利。当采用AT89C51作为微处理器时，由于AT89C51的引脚悬空处于高电平，按下按钮时，相应引脚的电平将变为低电平，以确保键值保持不变，并且按键的公共端应接地。相位同步频率合成可以将精确的参考频率传输到任何频率。提供各种频率、波形和输出电平电信号的设备的频率稳定性和准确度，能够在比较宽的固定和特征位置的基准频率界限（即晶体振荡器电平）和频率调整范围内实现。因此，它可以达到相同的大小。作为一种高稳定性的宽带信号源，它在许多领域得到了广泛的应用。PLL中环路滤波器的决定因素：VCO（压控振荡器）的频率为14.142MHz，Kv为4.00MHz/V

。PLL的频域，所在输出频率为15MHz左右的基础上进行仿真。对于相位噪音能够使用10~100kHz的Brick-WallFilter进行滤波操作，其相位噪音为0.00degreerms。通道的中间单位时间内完成周期性变化的次数为25kHz，信号负载的加载固定频率波的固定频率是15.0kHz，功率为-91.4dBc。但是AT89C51控制频率点输出时，具有更强的操作性，信号频率获取更准确、信号频率带宽输出波形更好等优点，在通信系统方面得到了广泛的应用。在分频器的选择上最开始选择用一片CD4017作分频器组成2-9KHZ频率合成器。4017构成二至九等分频器，将CD4017组成的分频器代入1/N分频器，就组成2-9KHZ频率合成器。或者采用单片CD4522频率合成器构成1-9kHz变化。虽然三个方案都能实现频率合成器，构成原理简单，结构清晰，但是一片CD4017和单片CD4522最终频率只能实现1-9kHz之间频率的变化，为了能使频率新变化范围增大，采用三片CD4522相结合，实现1-999kHz之间频率的变化。参考文献[1]古婧,李昆,刘争.基于PLL信号发生器的设计[J].信息通信,2015(7).[2]李鹏.

GHz高频信号发生器的研制[D].陕西师范大学,2016.[3]ZengyouSun,YongTian,JinZhang.DesignofIntelligentRadio-FrequencySignalGeneratorBasedonPhase-lockedLoopFrequencySynthesizer.Proceedingsof2021InternationalConferenceonManagementScienceandEngineering(MSE2010)(Volume5)[C]，国际会议,2010-10-17.[4]彭艺.锁相环技术的应用和发展[J].电子技术与软件工程,2019(10).[5]刘艳红.基于

CD4046

锁相环的数字频率合成器电路设计[R].

山西电子技术,2013(5).[6]陈蜀勇.基于PLL的信号发生器的实现[J].微计算机信息,2004(11).[7]陈帅锋，侯晓伟.基于锁相环的正弦信号发生器设计[D].电子设计工程,2012,20(22).[8]范忠.基于锁相环技术的应用.电子制作[D],2012(11).[9]王倩.浅析锁相环技术的发展和应用[J].电子世界，2017(11).[10]陈红兵,闵晶妍.基于正弦信号发生器的单相锁相环的研究[D].电力电子技术2014，48(11).[11]PSpice在电路优化设计中的应用[J].

孟祥荔.

中国设备工程.

2018(24).[12]一种峰值检测系统的设计与仿真[J].

李健,鲁业频,潘高生.

巢湖学院学报.

2014(06).[13]郭辉.基于51单片机的简易函数信号发生器的设计与分析[J].电子测试2016(23).[14]马秋.浅谈锁相环在信号发生器中的应用[D].山东工业技术,2014(22).[15]基于AD9859的核磁共振发射机及单片机控制系统[J].

黄建军.

电子质量.

2013(08).[16]基于单片机的智能信号发生器设计[J].

张文军.

机电工程技术.

2010(09).[17]宽带直流放大器系统设计[J].

王小利.

电子器件.

2010(03).[18]郭辉.基于51单片机