数电总复习专题培训公开课一等奖市优质课赛课获奖课件

第一章数制与码制6%掌握常用数制（二、八、十、十六进制）及转换方法；了解常用二进制码（自然二进制码、循环码、奇偶校验码）及BCD码（8421BCD、5421BCD、余3BCD）。一、十进制（Decimal）

构成：十个数码（0～9）；逢十进一，借一当十。其中：1----数位的序号；10----基数；101----位权其中：ai----0～9中任一数码。一般情况下（n位整数，m位小数）；二、二进制（Binary）构成：二个数码（0、1）；逢二进一，借一当二。

其中：ai----0、1中任一数码。构成：十六个数码（0～9，A～F）；逢十六进一，借一当十六。

其中：ai----0～F中任一数码。例如：(1110)B=1×23+1×22+1×21+0×20=(14)10=(E)16三、十六进制（Hexadecimal）四、八进制（Octal）

构成：八个数码（0～7）；逢八进一，借一当八。

其中：ai----0～7中任一数码。五、数制转换：

1.二进制和十进制间转换（八进制、十六进制和十进制间的转换与此类似）(1)二进制转换为十进制方法：按位权展开相加解：(11.01)B=1×21+1×20+0×2-1+1×2-2例1：(11.01)B=(?)D=(3.25)D(2)十进制转换为二进制方法：基数乘除法（整数部分用除2取余法；小数部分用乘2取整法）例2：(57)D=(?)B例3：(0.6875)D=(?)B例2.解：5722821427232120余数100111有效位k0(最低位)k5(最高位)k1k2k3k4所以：(57)D=(111001)B例3.解：0.6875整数×21.375010.750001×21.5000×21.00001×2有效位k-1(最高位)k-2k-3k-4(最低位)所以：(0.6875)D=(0.1011)B(3)小数的精度及转换位数的确定①n位R进制小数的精度R-n例1：(0.12)10

的精度为10-2例2：(0.101)2

的精度为2-3②转换位数的确定2-n≤0.1％，解：设二进制数小数点后有n位小数，则其精度为2-n，由题意知：例3：(0.39)10=(?)2

，要求精度达到0.1％。解得n≥10。所以(0.39)10=(0.0110001111)2

。2.二进制、八进制、十六进制间转换特点：三种进制的基数都是2的正整数幂。方法：直接转换。例1：(101011.1)2=(?)8=(?)16解：(101011.1)2=(101011.100)2=(53.4)8

(101011.1)2=(00101011.1000)2=(2B.8)16

3.其他进制间转换方法：利用十进制数作桥梁。例：(15)7=(?)5

(15)7=(12)10=(22)5

4.用8421BCD码表示多位十进制数代码间应有间隔例：(380)10=(?)8421BCD解：(380)10=(001110000000)8421BCD5.数制与BCD码间的转换例1：(011000100000)8421BCD=(620)10例2：(00010010)8421BCD=(?)2解：(00010010)8421BCD=(12)10=(1100)2第二章

逻辑代数基础掌握逻辑代数的基本概念、基本公式、基本规则。掌握逻辑函数的描述方式（真值表、表达式、电路图、卡诺图）及其相互转换方法。了解逻辑函数最简与或式的公式化简法。掌握逻辑函数（4变量及以下）最简与或式的卡诺图化简法。（一）基本逻辑运算:与逻辑、或逻辑、非逻辑2.1概述（二）逻辑代数与逻辑变量（二）逻辑函数及其的表示方法：真值表、逻辑表达式、卡诺图2.2逻辑代数中的运算

0·0=0

1·0=0

0·1=0

1·1=1基本运算规则逻辑与：逻辑或逻辑非

0＋0=0

1＋0=1

0＋1=1

1＋1=1

0=1

1=0与非逻辑运算F1=AB或非逻辑运算F2=A+B与或非逻辑运算F3=AB+CDABF1ABF2≥1ABF3CD≥12.2逻辑代数中的运算复合逻辑运算ABF101101001100逻辑表达式F=AB=AB+AB

ABF=1逻辑符号逻辑表达式F=ABABF101101000011

异或运算

同或运算=ABABF=1逻辑符号ABF=2.2逻辑代数中的运算2.3逻辑代数的公式一、基本公式：

1.自等律A+0=AA·1=A2.吸收律A+1=1A·0=0

3.重叠律

A+A=AA·A=A4.互补律5.还原律A=AA+A=1A·A=06.交换律A+B=B+AA·B=B·A7.结合律A+B+C=(A+B)+C=A+(B+C)A·B·C=(A·B)·C=A·(B·C)8.分配律

A·(B+C)=AB+ACA+BC=(A+B)·(A+C)

9.反演律

A+B=A·B

AB=A+B基本公式的正确性可以用列真值表的方法加以证明；对同一基本公式左、右两列存在对偶关系。2.3逻辑代数的公式1.合并相邻项公式AB+AB=A2.消项公式A+AB=A3.消去互补因子公式A+AB=A+B4.多余项（生成项）公式AB+AC+BC=AB+AC二、常用公式

：

2.3逻辑代数的公式代入规则：任何含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。例：

A

B=A+BBC替代B得由此反演律能推广到n个变量：

ABC=A+BC=A+B+C2.4逻辑代数的基本规则反演规则：对于任意一个逻辑函数式F，做如下处理：若把式中的运算符“•”换成“+”,“+”换成“•”；常量“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量，那么得到的新函数式称为原函数式F的反函数式。例：F(A，B，C)CBAB

)C

A(BA

+++=其反函数为)CBA(BCA)BA(F++++=

对偶式：对于任意一个逻辑函数，做如下处理：1）若把式中的运算符“.”换成“+”，“+”换成“.”；2）常量“0”换成“1”，“1”换成“0”。得到的新函数为原函数F的对偶式F′，也称对偶函数。

对偶规则：如果两个函数式相等，则它们对应的对偶式也相等。即若F1=F2

则F1′=F2′。求对偶式时运算顺序不变，且它只变换运算符和常量，其变量是不变的。注：函数式中有“”和“⊙”运算符，求反函数及对偶函数时，要将运算符“”换成“⊙”，“⊙”换成“”。

其对偶式例：FB1C

ABA

++=)(+F′B0C

ABA++=)

()(2.5逻辑函数的表达式一、常见表达式二、标准表达式1.最小项、最小项表达式2.最大项、最大项表达式3.最小项和最大项的性质4.几个关系式5.由一般表达式写出最小(大)项表达式的方法6.由真值表写出最小（大）项表达式的方法二、标准表达式

1.最小项、最小项表达式(1)最小项的概念及其表示例：已知三变量函数F(A,B,C)，则ABC就是一个最小项，通常写成m5。其中，m表示最小项，5表示最小项的编号ABC(101)2

(5)10

(2)最小项表达式（标准与或式）例：2.最大项、最大项表达式：(1)最大项的概念及其表示其中，M表示最大项，5表示最大项的编号(101)2

(5)10

例1：已知三变量函数F(A,B,C)，则A+B+C就是一个最大项，通常写成M5。A+B+C(2)最大项表达式（标准或与式）例：F(A,B,C)=(A+B+C)·(A+B+C)·(A+B+C)3.最小项和最大项的性质1.n变量函数，共有：2n

个最小（大）项。2.最小项的主要性质①对任何一个最小项，只有一组变量的取值组合，使它的值为1。②全部最小项之和恒等于1。③任意两个最小项的乘积恒等于0。④任一最小项与另一最小项非之积恒等于该最小项。4.最大项的主要性质：①对任何一个最大项，只有一组变量的取值组合，使它的值为0。②全部最大项之积恒等于0。③任意两个最大项的和恒等于1。④任一最大项与另一最大项非之和恒等于该最大项。5.几个关系式(1)编号相同的最小项和最大项互补。即：6.由一般表达式写出最小(大)项表达式的方法：一般表达式与或式或与式A+A=1最小项表达式A·A=0最大项表达式解：F(A,B,C)=AB(C+C)=ABC+ABC例：例2：解：F(A,B,C)=AB+AC=A(B+C)=(A+BB+CC)(AA+B+C)=(A+BB+C)·(A+BB+C)·=(A+B+C)(A+B+C)(A+B+C)(A+B+C)(A+B+C)7.由真值表写出最小（大）项表达式的方法(1)最小项表达式是真值表中所有使函数值为1的取值组合所对应的各最小项之和。(2)最大项表达式是真值表中所有使函数值为0的取值组合所对应的各最大项之积。ABF001010101110解：最小项表达式：

=m0+m2最大项表达式：

=M1·M3F(A,B)=(A+B)·(A+B)F(A,B)=AB+AB表例

试将表2.5.2真值表所表示的逻辑函数分别用最小项表达式和最大项表达式表示。2.6逻辑函数的化简

一、化简的意义和最简的标准二、公式法1.与或式的化简2.或与式的化简1.化简的意义（目的）2.化简的目标3.最简的标准1.与或式的化简(1)相邻项合并法利用合并相邻项公式:AB+AB=A例：F=AB+CD+AB+CD

=A+D

=(AB+AB)+(CD+CD)(2)消项法

=AB利用消项公式A+AB=A或多余项公式AB+AC+BC=AB+AC例1：F=AB+ABC+ABD

=AB+AB(C+D)(3)消去互补因子法利用消去互补因子公式A+AB=A+B例：F=AB+AC+BC

=AB+C

=AB+ABC(4)综合法合并相邻项公式AB+AB=A消项公式A+AB=A消去互补因子公式A+AB=A+B多余项（生成项）公式AB+AC+BC=AB+AC2.或与式的化简：方法：二次对偶法F或与式（未化简）与或式（进行化简）或与式（已化简）F′F解：F′=ABC+ABC例：把F(A,B,C)=(A+B+C)(A+B+C)化为最简或与式。=ABF=(F′)′=A+B三、卡诺图化简法1.逻辑函数的卡诺图表示2.卡诺图的运算3.卡诺图化简法(1)卡诺图的构成(2)逻辑函数的几种移植方法(1)化简原理(2)合并的对象(3)合并项的写法(4)合并的规律(5)化简的原则、步骤(6)化简举例(7)由最大项表达式求最简与或式(8)由最小项表达式求最简或与式1.逻辑函数的卡诺图表示(1)卡诺图的构成①格图形式的真值表②最小项（或最大项）的方块图(2)逻辑函数的几种移植方法①按真值表直接填②先把一般表达式转换为标准表达式，然后再填③观察法2.卡诺图的运算(1)相加(2)相乘(3)异或(4)反演3.卡诺图化简法(1)化简原理卡诺图上几何相邻和对称相邻的小方格所代表的最小项逻辑相邻，可以利用合并相邻项公式:AB+AB=A

化简。(2)合并的对象

卡诺图上几何相邻和对称相邻的、并构成矩形框的、填“1”的、2n个小方格所代表的最小项。(3)合并项的写法一个卡诺圈对应一个乘积项，该乘积项由卡诺圈内各小方格对应的取值相同的变量组成，其中，“1”对应原变量，“0”对应反变量。(4)合并的规律圈2i

个相邻最小项，可消去i个变量(i=0,1,2…)(5)化简的原则、步骤②圈卡诺圈的原则a.排斥原则：“1”和“0”不可共存于同一圈中；b.闭合原则：圈完所有的“1”格；c.最小原则：圈个数最少，圈范围最大。③化简的步骤a.先圈孤立的“1格”；c.圈剩下的“1格”。

b.再圈只有一个合并方向的“1格”；注意：a.圈中“1”格的数目只能为2i(i=0,1,2…)，且是相邻的。b.同一个“1”格可被圈多次(A+A=A)。c.每个圈中必须有该圈独有的“1”格。d.首先考虑圈数最少，其次考虑圈尽可能大。e.圈法不是唯一的。(6)化简举例例

化简函数为最简与或式。10101011001111100110010010110100ABCDF(A,B,C,D)=ABD+

ABD+ABCD+BC+CD(7)由最大项表达式求最简与或式例

已知函数求最简与或式。11111010011110010111110010110100ABCDF(A,B,C,D)=B+D(8)由最小项表达式求最简或与式例

已知函数求最简或与式。

011011011010110100ABCF(A,B,C,D)=(A+C)

(A+B+C)组合逻辑电路（20分）：1、掌握SSI组合电路的分析方法与双轨输入条件下的设计方法；2、了解MSI组合电路编码器、译码器、数据选择器、数据比较器、加法器的功能；3、掌握用MSI组合电路数据选择器、数据比较器、加法器实现组合逻辑设计的方法。一、组合逻辑电路的基本概念1.定义和结构特点(1)电路由逻辑门构成，不含记忆元件；(2)输入信号是单向传输的，电路中不含反馈回路；2.功能描述真值表；表达式；卡诺图；电路图；波形图二、SSI构成的组合逻辑电路的分析和设计1.分析步骤(1)从输入端开始，逐级推导出函数表达式;(2)列真值表(3)确定逻辑功能2.设计步骤(1)列真值表；(2)写最简表达式；(3)画逻辑电路三、MSI组合逻辑电路的工作原理及应用1.功能表、简化逻辑符号2.典型应用

(1)用二进制译码器设计组合逻辑电路(2)用数据选择器设计组合逻辑电路四、组合逻辑电路中的竞争和冒险冒险分类：1型冒险和0型冒险；逻辑冒险的2种判断方法：代数法和卡诺图法。图P4.2五、习题讲解4.2

分析图P4.2电路的逻辑功能。

解：(1)从输入端开始，逐级推导出函数表达式F1=A⊕B⊕CF2=A(B⊕C)+BC

=ABC+ABC+ABC+ABC(2)列真值表ABCF1F20000000111010110110110010101001100011111(3)确定逻辑功能假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了全减器的功能。A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。ABCF1F2－被减数减数借位差4.4

设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F=1；否则为0。解：(1)列真值表ABCDF0000000010001000011001000010110110101111ABCDF10001100111010Ø1011Ø1100Ø1101Ø1110Ø1111Ø(3)画逻辑电路，如下图所示：(2)写最简表达式ABCDØØ1110ØØØØ11111010010110100F=A+BD+BC

=A·BD·BC题4.4图F=A+BD+BC

=A·BD·C=A+B(D+C)=A+BD·C4.7

在双轨输入条件下用最少与非门设计下列组合电路：解：函数的卡诺图如下所示：ABCDØ11101111Ø1Ø011Ø0010110100F=ABC+CD+AB+AD

=ABC·CD·AB·AD画逻辑电路，如下图所示：题4.7(3)图4.12

试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为：

F1

：ABCD是4的倍数。

F2

：ABCD比2大。

F3

：ABCD在8～11之间。

F4

：ABCD不等于0。解：由题意，各函数是4变量函数，故须将74138扩展为4-16线译码器，让A、B、C、D分别接4-16线译码器的地址端A3、A2、A1、A0，可写出各函数的表达式如下：=m0m4m8m12=Y0Y4Y8Y12=m8m9m10m11=m0m1m2=Y0Y1Y2=Y8Y9Y10Y11=Y0实现电路如下图所示：4134.14

试用74151实现下列函数：解：(1)函数有4个输入变量，而74151的地址端只有3个，即A2

、A1

、A0

，故须对函数的卡诺图进行降维，即降为3维。10111101110010110100ABCD

00001DDDD010110100ABCD6D7D5D41D2D3D1D0010110100A2A1A0D0=D3=D,D1=D2=D,D4=D5=D6=D7=0令A=A2

、B=A1

、

C=A0

则：相应的电路图如下所示：(4)函数有4个输入变量，而74151的地址端只有3个，即A2

、A1

、A0

，故须对函数的卡诺图进行降维，即降为3维。Ø1011111Ø01110010110100ABCDD6D7D5D41D2D3D1D0010110100A2A1A0

1D00100DD010110100ABCD0=D7=D,D1=D,D2=D3=D4=D5=0。D6=1,相应的电路图如右图所示：令A=A2

、B=A1

、C=A0

则：4.15

用½74153实现下列函数：解：(1)函数有4个输入变量，而½74153的地址端只有2个，即A1

、A0

，故须对函数的卡诺图进行降维，即降为2维。101111101110010110100ABCD0C⊕D0C⊙D0CD11ABD2D00D10D311A1A0

0D001DDDD010110100ABCD0=C⊕D,D1=C⊙D,D2=0,

D3=CD,令A=A1

、B=A0

，则：相应的电路图如下图所示：4.18

用74283将8421BCD码转换为余3BCD码。解：由于同一个十进制数码的余3BCD码比相应的8421BCD码大3，故用一片74283既可以实现，电路图如下所示：例1

某与非电路的逻辑函数表达式为F(A,B,C,D)=ABC·ACD·ABC·ACD试判断该电路是否会出现逻辑冒险？若可能产生，试用增加冗余项的方法予以消除。解：将表达式转换为与或式F(A,B,C,D)=ABC+ACD+ABC+ACD相应的卡诺图如下图所示。ABCD110111111110110010110100由于图中各卡诺圈相切，所以该电路可能出现逻辑冒险。在表达式中增加冗余项BD，即F(A,B,C,D)=ABC+ACD+ABC+ACD+BD

增加冗余项后，相应逻辑电路中应增加一个与非门，其与非表达式为：F(A,B,C,D)=ABC·ACD·ABC·ACD·BD

ABCD110111111110110010110100F(A,B,C,D)=ABC+ACD+ABC+ACD

+ABD+BCD+BCD+ABD当B=D=1时：F=(A+A)(C+C)+A+A+C+C要求：1、掌握基本SR触发器的结构、工作原理。2、掌握描述触发器逻辑功能的各类方法。3、了解边沿DFF、边沿JKFF的工作原理。4、掌握触发器的逻辑功能及其应用。5、掌握触发器功能转换方法。

触发器和次态方程(1)SRFF(2)DFF(3)JKFF

(4)TFF

(5)T′FFQn+1=S+RQn

SR=0Qn+1=DQn+1=JQn+KQnQn+1=TQn+TQnQn+1=Qn

触发器逻辑功能的转换1.转换模型2.公式法

3.列表图解法典型习题5.3

分析图P5.3的逻辑功能：列出真值表，导出特征方程并说明SD

、RD

的有效电平。Ø11110001Qn00Qn+1SDRD

ØØ1110010010110100SDRDQnSDRD=0

Qn+1=SD+RDQn解：(1)列真值表如下(2)求特征方程SD、RD高电平有效节目录QRD≥1G1≥1G2QSD图P5.3QA&G1≥1G2QB图P5.4节目录5.4对于图P5.4电路，试导出其特征方程并说明对A、B的取值有无约束条件。111Qn10101100Qn+1ABQn+1=A+B+Qn解：(1)列真值表如下(2)求特征方程对A、B的取值无约束条件。

111011111010110100ABQn节目录5.5试写出图P5.5触发器电路的特征方程。

CP=0时，Qn+1=Qn

Qn+1=S+RQn

SR=0

CP=1时，图P5.5QR≥1≥1QS&&CP节目录5.6试写出图P5.6各触发器电路的特征方程。1D1(a)(b)1D(c)图P5.61DJK(d)节目录(a)特征方程：Qn+1=[1]·CP

(b)特征方程：Qn+1=[Qn]·CP

(c)特征方程：Qn+1=[Qn]·CP

(d)特征方程：Qn+1=[JQn+KQn]·CP节目录5.8

维阻D触发器构成的电路如图P5.8所示，试作Q端波形。CPRDQ解：特征方程为：Qn+1=D=QnQ端波形如上所示。节目录图P5.8图P5.10节目录5.10

画出图P5.10中Q端的波形。设初态为“0”。CPQA解：特征方程为：Qn+1=D=Qn⊕AQ端波形如上所示。节目录5.18试作出图P5.18电路中Q1和Q2的波形（设Q1和Q2的初态均为“0”，并说明Q1和Q2对于CP2各为多少分频。Q

1n+1=Q1n[]·CP1Q

2n+1=·Q2n[]·CP2Q1nCP2CP1Q1Q24分频节目录5.21

试分别用公式法和列表图解法将主从SR触发器转换成JK触发器。Qn+1=S+RQnSR=0

令新老触发器的次态方程相等，则有S=JQn，R=K改为：但不满足约束条件SR=0

解1：Qn+1=JQn+KQnS=JQn，R=KQn（因为Qn+1=JQn+KQn=JQn+KQnQn）节目录解2:(1)列综合表，如下所示：011010101000Qn+1KQnSR01Ø0ØØ000000J01111010110011Ø000011111节目录(2)作卡诺图，如下图所示10Ø1100Ø0010110100JKQnS=JQnR=KQn01001Ø10Ø010110100JKQn1SC1QQJ1R&&KCP节目录第五章时序逻辑电路一、时序逻辑电路的基本概念1.定义2.结构特点(1)电路由组合电路和存储电路构成，含记忆元件；(2)电路中含有从输出到输入的反馈回路；3.功能描述状态转移表；状态转移图；功能表；表达式；卡诺图；电路图；波形图二、一般时序逻辑电路的分析和设计1.分析步骤①组合电路、存储电路(1)分析电路结构②输入信号X、输出信号Z(2)写出四组方程①时钟方程②各触发器的激励方程③各触发器的次态方程④电路的输出方程(3)作状态转移表、状态转移图或波形图(4)电路的逻辑功能描述作状态转移表时，先列草表，再从初态(预置状态或全零状态)按状态转移的顺序整理。

2.设计步骤(1)根据要求，建立原始状态转移表或原始状态转移图；

①输入/出变量个数；③状态间的转换关系（输入条件、输出要求）

②状态个数；(2)化简原始状态转移表（状态简化或状态合并）；

②进行顺序比较，作隐含表①作状态对图③进行关联比较④作最简状态转移表a.列出所有的等价对。b.列出最大等价类。c.进行状态合并，并列出最简状态表。(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；(6)作逻辑电路图。(3)

进行状态编码（也称状态分配）；(5)自启动性检查；三、寄存器和移存器1.寄存器和移存器电路结构特点2.MSI寄存器74175图6.4.24位MSI寄存器74175表6.4.14位MSI寄存器74175功能表保持Q3Q2Q1Q0ØØØØ01并行输入d3d2d1d0d3d2d1d0↑1异步清“0”0000ØØØØØ0Q3Q2Q1Q0D3D2D1D0CPCR功能输出输入nnnnn+1n+1n+1n+13.MSI移存器的功能及其典型应用(1)74194的简化符号、功能表0××××0×↑1011××××1×↑101左移0×××××0↑0111×××××1↑011右移×××××××001××××××0××1保持d3d2d1d0d3d2d1d0××↑111并入0000×××××××××0清除D3D2D1D0DSLDSRCPM1M0CR功能Q0

nQ1

nQ2

nQ3

nQ0

n+1Q1

n+1Q2

n+1Q3

n+1Q0

nQ1

nQ2

nQ0

nQ1

nQ1

nQ1

nQ2nQ2

nQ2

nQ3nQ3

n表6.4.374194的功能表串入※串行→并行图6.4.77位串入—并出转换电路0000000并行数据输出端0作为标志码(2)用74194实现串并行转换清0Q0′…Q6′：并行数据输出端

D1：取0，作为标志码工作过程：

置数右移读取M0M1=11M0M1=10M0M1=11准备送数110CP7↑准备右移0110CP6↑准备右移01110CP5↑准备右移011110CP4↑准备右移0111110CP3↑准备右移01111110CP2↑准备右移011111110CP1↑准备送数1100000000清0下一操作Q0

′Q1

′Q2

′Q3

′Q4

′Q5

′Q6

′Q7

′M0

M1

D0

′D0′D0

′D0

′D0

′D0

′D0

′D1

′D1

′D1

′D1

′D1

′D1

′D2

′D3

′D2

′D2

′D2

′D2

′D3

′D3

′D3

′D4

′D4

′D4

′D5

′D5

′D6

′表6.4.47位串入—并出转换电路的状态转移表串行输出启动※并行→串行图6.4.87位并入—串出转换电路00000000作为标志码启动片Ⅱ的Q3：串行数据输出端D0：取0，作为标志码工作过程：置数右移M0M1=10M0M1=11结束M0M1=11表6.4.57位并入—串出转换电路的状态转移表

Q3

Q2

Q1Q0Q3Q2Q1Q0准备并入110111111CP7↑准备右移10011111CP6↑准备右移1001111CP5↑准备右移100111CP4↑准备右移10011CP3↑准备右移1001CP2↑准备右移100CP1↑准备并入11øøøøøøøø启动下一操作M0M1ⅡⅠD0

′D4

′D2

′D3

′D5

′D1

′D6

′D0

′D4

′D2

′D3

′D5

′D1

′D0

′D4

′D2

′D3

′D1

′D0

′D2

′D3

′D1

′D0

′D2

′D1

′D0

′D1

′D0

′移存型计数器要求：了解移存型计数器的结构特点、工作特点及其设计方法。一、结构特点（1）属于同步计数器，存在反馈网络。（2）第一级触发器的激励由输入决定，其余触发器更新均符合Qin+1=Qi-1n

对于DFF：Di=Qi-1

对于JKFF：Ji=Qi-1，Ki=Qi-1（3）状态转移表符合移存规律（4）只要设计第一级触发器的激励即可。二、分析与同步计数器的分析步骤相同，只是最后得到的状态转移表满足移存规律。三、设计（1）首先根据模长M确定触发器个数n:nlog2M。（2）列状态转移表，必须满足移存规律（关键：从2n个状态中按移存规律找出所需的M个状态。）；（3）列激励表，求激励方程，检查自启动性；（4）画逻辑图。序列码发生器（重要）一、要求：掌握分析序列码发生器的方法。掌握已知码型序列码发生器的设计方法。二、结构类型：计数型序列码发生器反馈移存型序列码发生器三、设计（1）计数型序列码发生器的设计先设计模值为序列长度的计数器再设计一组合电路，其输入为计数器各触发器的输出Qi，输出为序列码F。（2）移存型序列码发生器的设计设计方法类似移存型计数器的设计。模长为序列码的循环长度，状态编码符合序列码的变化规律。四、常见题型（1）74161+74151型的分析与设计（2）74194+74151型的分析（1）序列码发生器—74161+74151型输出序列码计数型序列码发生器分析与设计（2）序列码发生器—74194+74151型移存型序列码发生器顺序脉冲发生器设计方法输出端较多时：计数器+译码器输出端较少时：环形计数器第八章D/A和A/D变换6%

一、D/A转换的一般原理二、A/D转换的一般过程三、DAC和ADC的主要技术指标数码寄存器模拟开关译码网络求和放大器DuA参考电源UREF图8.1.1DAC方框图一、D/A转换的一般原理1.采样和保持2.量化与编码①舍尾方法②四舍五入方法二、A/D转换的一般过程三、DAC和ADC的主要技术指标1.精度：用分辨率、转换误差表示

2.速度：用转换时间、转换速率表示

8.1

有一个DAC电路，n=8，其分辨率是多少？解：分辨率=1/（2n-1）=1/（28-1）=0.392%

，求对应输入011,101,110这3种情况下的输出电压解：当输入数字量为011时，输出电压uO为：当输入数字量为101时，输出电压uO为：当输入数字量为110时，输出电压uO为：8.3

若T型D/A转换器电路中8.4一个8位逐次逼近式ADC要求转换时间小于200ns，则时钟周期TCP应为多少？解：逐次逼近式ADC转换器完成一次转换所需要的节拍数为（n+1）,其中n为二进制代码的个数，完成一次转换所需的时间为(n+1)TCP，其中TCP为时钟脉冲周期。因此：(n+1)TCP≤200nsTCP≤200/9=22.2ns，取TCP=2