计算机组成原理

计算机组成原理第一页，共三十七页，编辑于2023年，星期五第6章输入/输出系统和输入/输出设备输入/输出设备概述常用输入设备组成与运行原理：终端键盘鼠标常用输出设备组成与运行原理：终端显示器打印机：针式喷墨式激光输入/输出系统概述计算机的总线：总线构成总线周期运行方式等待状态接口电路：接口电路功能、一般组成，串行口实例常用的输入/输出方式中断和DMA的处理过程本单元内容复习与小结返回第二页，共三十七页，编辑于2023年，星期五作业和思考题计算机终端和PC机的键盘、显示器有何区别？图形显示器与字符显示器有何区别？说明显示存储器的作用。说明以点阵方式打印出字形的几种打印机的基本工作原理.说明当前PC机中广泛采用的二总线与三总线的组成,它们的宽度及大体运行速度,它们之间的连接关系.列出通用可编程入出接口电路的基本组成内容与各自的功能.简要叙述INTEL8251接口芯片内部组成和使用方法返回第三页，共三十七页，编辑于2023年，星期五作业和思考题(续)说明中断的分类,中断在计算机系统中的作用.为什么要划分中断优先级?为何要有开中断和关中断指令?说明中断的产生,响应和处理过程.说明DMA接口卡上比一般接口卡上要多些什么功能的线路?说明一次完整的DMA处理过程.返回第四页，共三十七页，编辑于2023年，星期五输入/输出设备字符显示器的组成与运行原理CRT的工作原理显示卡的组成与控制作用激光打字机的组成与运行原理返回第五页，共三十七页，编辑于2023年，星期五灯丝阴极聚焦极石墨层荧光屏显示屏阳极帽偏转线圈栅极阳极电子枪电子束阴极射线管（CRT）的构成和工作原理返回第六页，共三十七页，编辑于2023年，星期五阴极射线管的性能电子束有足够的强度和速度电子束要足够细电子束运动方向要高度可控荧光粉的颗粒要足够精细和均匀有关术语：单色和彩色灰度级和颜色,分辨率随极扫描和光珊扫描 刷新和刷新存储器字符，图形，图象返回第七页，共三十七页，编辑于2023年，星期五字符显示的一般原理移位寄存器SL字符发生器(ROM)加载控制水平消隐行间消隐垂直消隐水平同步电路垂直同步电路点振荡器点计数器水平地址计数器光栅地址计数器垂直地址计数器定时控制电路垂直同步信号水平同步信号字符时钟ＡＳＣＩＩ代码ＣＰＵ控制OSCVRAM19180+1819+5125+1视频信号RA3

-RA0返回第八页，共三十七页，编辑于2023年，星期五字形的产生过程00000001001001000101011011110111001110H28H44H82H82HFEH82H82H00H字符发生器(ROM)ASCII字符代码84RA3-RA0(a)

“A”的点阵表示(b)字符发生器的结构(来自VRAM)(来自光栅地址计数器输出)RA3-RA0D7D0D7D0ASCII代码(41H)指向这个字形返回第九页，共三十七页，编辑于2023年，星期五激光打印机的组成激光部分印字机控制部分(微处理机汉字字形库)记录鼓(硒鼓)显象部分+…..定形部分

加热辊预热板输纸用辊转写清扫辊带电器印写部分清扫部分转写部分接纸部分纸激光返回第十页，共三十七页，编辑于2023年，星期五输入/输出总线总线：连接计算机各功能部件的逻辑电路，包括管理信息传输规则的电路被称为总线。在任何时刻，只可以有一个部件向总线上发送信息，但却可以有一个或多个部件同时接收信息。控制向总线发送信息通常用带有高阻态输出的选通门实现。返回第十一页，共三十七页，编辑于2023年，星期五几个概念及术语三种总线：数据总线： 传输数据，速度与位数正比于吞吐量地址总线： 传输地址，位数决定内存可寻址空间控制总线： 指明总线周期的类型和一次入/出操作完成的时刻等信息总线周期的类型:内存读内存写外设读外设写返回第十二页，共三十七页，编辑于2023年，星期五几个概念及术语(续)总线周期：正常总线周期： 由一次地址时间和一次数据时间组成BURST总线周期： 由一次地址时间和多次数据时间组成总线的等待状态： 正常总线周期:地址时间跟一次数据时间，若由于被读写的部件或设备速度慢，一次数据时间内不能完成读写操作，就要增加一或多次数据时间，这增加的数据时间被称为总线的等待状态。它影响系统的运行效率。返回第十三页，共三十七页，编辑于2023年，星期五单总线和多总线结构早期的计算机，如常美国DEC公司PDP-11机只使用一组总线，所有的部件和设备都接在这唯一的总线上,包括数据总线，地址总线，控制总线，其优点是结构简单，成本低廉，缺点是运行效率低。CPU主存输入设备输出设备总线返回第十四页，共三十七页，编辑于2023年，星期五多(2或3)总线结构当前计算机通常采用多总线结构CPU主存扩展总线控制线路I/O设备1I/O设备2处理机总线32MHz4B~8BISA/EISA8.33MHz1,2,4B

二总线结构

.....返回第十五页，共三十七页，编辑于2023年，星期五多(2或3)总线结构CPU主存PCI桥I/O设备1I/O设备2处理机总线66MHz4B~8BISA/EISA8.33MHz1,2,4B

三总线结构

.....PCIBUS

33MHz4B扩展总线控制线路I/O设备3I/O设备4接快速设备接慢速设备返回第十六页，共三十七页，编辑于2023年，星期五常用的输入/输出方式程序直接控制方式(状态循环查询)简单，CPU效率低，CPU、各外设要串行程序中断传送方式CPU利用效率略高，CPU、各外设可并行直接内存访问方式(DMA)

外设直接访问内存，CPU利用效率更高I/O通道控制方式用于I/O设备数据传送的专用处理机字节多路通道选择通道数组多路通道外围处理机方式一般使用小型、微型计算机，独立于主机完来成I/O控制、通信、系统维护、诊断等任务，确保CPU主要用于执行程序。返回第十七页，共三十七页，编辑于2023年，星期五程序中断输入/输出方式中断的作用:CPU与I/O设备并行工作硬件故障报警与处理实现人机交互联系实现多道程序分时运行实现实时控制与实时处理实现多处理机和多计算机间的联系实现用户程序和操作系统程序间的转换返回第十八页，共三十七页，编辑于2023年，星期五有关中断的概念与术语中断源及分类:内/外中断软件中断中断优先级中断请求中断响应禁止(开/关)中断中断屏蔽中断嵌套中段处理过程:关中断保存断点和现场判中断源并转入中断服务程序开中断执行中断服务程序

关中断恢复现场和断点开中断

返回断点返回第十九页，共三十七页，编辑于2023年，星期五DMA的概念与处理DMA是在高速外设和主存储器间自动成批传送信息而尽量减少CPU干预的入/出方式.DMA卡上应包括通用接口卡的全部组成部分,并多出如下内容:主存地址寄存器传送字数计数器DMA控制逻辑:DMA请求DMA响应DMA工作方式DMA优先级及排队等返回第二十页，共三十七页，编辑于2023年，星期五一次完整的DMA传送过程DMA预处理CPU向DMA送命令,如DMA方式,主存地址,传送的字数,之后CPU执行原来的程序DMA控制在I/O设备与主存间交换数据准备好一个数据，向CPU发DMA请求，取得总线控制权，进行数据传送,修改卡上主存地址，修改字数计数器内容且检查其值是否为零，不为零则继续传送，若已为零,则向CPU发中断请求。返回第二十一页，共三十七页，编辑于2023年，星期五通用可编程接口电路通用：能有多种用法与入/出功能可编程：能通过指令指定接口的功能和运行控制参数等接口内的组成部分:设备识别线路数据缓冲寄存器(输入/输出)控制寄存器状态寄存器中断电路(中断触发器,中断屏蔽触发器等)其它组成部分：例如，电平转换及串行/并行转换电路等返回第二十二页，共三十七页，编辑于2023年，星期五8251的基本功能可用于同步或异步传送同步传送时每字可为５～８bits，可用内或外同步，能自动插入同步字符。异步传送时每字可为５～８bits，接收和发送时钟可为1，16或64倍的波特率。可产生中止字符并自动检测和处理。可用1，1.５或２位停止位。能检测假启动完全双工，双缓冲的发送器和接受器。具有检测奇偶错，数据丢失错和帧错的能力。全部入／出信号为TTL电平返回第二十三页，共三十七页，编辑于2023年，星期五缓冲器Ｉ／ＯD7~D0（外部数据总线）状态缓冲器接受数据缓冲器发送数据／命令缓冲器接收控制接收器S-PＲxＤRxRDY/RxCＴxＤ发送器P-S发送控制／TxCTxETxRDY读／写控制逻辑RESETCLKC/D/RD/WR/CS调制／解调器控制/DTR/DSR/RTS/CTS返回第二十四页，共三十七页，编辑于2023年，星期五串行异步传送中的有关概念奇偶校验：传送的波特率：波特率因子：数据采样：接口CPU终端串行并行…...数据位，如8位1位1、1.5、2位标识态一次完整的数据传送时间CPU接口接口CPU串行：异步、同步：单工，半双工，全双工：停止位：数据位：起始位：返回第二十五页，共三十七页，编辑于2023年，星期五D7D6D5D4D3D2D1D0同步?Y(

D1D0=00

)N(D1D00

0)

D6:外同步检测1外同步SYNDET为输入0内同步SYNDET为输出D7:同步字符1单同步字符0双同步字符规定帧控制00无效011个停止位101.5个停止位112个停止位确定字符长度005bits016bits107bits118bitsTxC,RxC

波特率因子00同步方式01异步1倍10异步16倍11异步64倍对奇偶校验的规定X0不校验11偶校验01奇校验方式命令字的格式返回第二十六页，共三十七页，编辑于2023年，星期五EHIRERSBBKRxEDTRTxENRTSD7D6D5D4D3D2D1D0工作命令字的格式发送器使能信号，1有效接收器使能信号，1有效数据终端就绪，使出为低/DTR使三个出错标志位复位发包信号BREAK请求发送信号，使出为低/RTS发软信号RESET返回第二十七页，共三十七页，编辑于2023年，星期五D7D6D5D4D3D2D1D0DSRSYNDETFEOEPETxERxRDYTxRDY接口状态寄存器的内容格式发送器就绪信号，1有效并到串的发送器空，1有效接收器就绪信号，1有效奇偶错溢出错数据帧挫数据设备就绪，1有效返回第二十八页，共三十七页，编辑于2023年，星期五INTEL8251串行接口芯片1 D2 D128 2 D3 D0273 RXD VCC264 GRD /RXC255 D4 /DTR246 D5 /RTS23 7 D6/DSR228 D7 RESET219 /TXC CLK2010 /WR TXD1911 /CS TXEMPTY1812 C/D/CTS1713 /RD SYNDET/BD1614 RXRDY TXRDY15D7~D0:I/O数据器件引脚图CLK：主时钟/RxC,RxD:接收时钟、数据/TxC,TxD:发送时钟、数据/WR、/RD:写、读命令/CS:片选信号C/D：控制/数据信号RESET：总清信号RxRDY:接收准备就绪TxRDY:发送准备就绪TxEMPTY:发送寄存器空/DTR、/DSR：/RTS、/CTS：返回第二十九页，共三十七页，编辑于2023年，星期五EHIRERSBBKRxEDTRTxENRTSD7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0DSRSYNDETFEOEPETxERxRDYTxRDY工作命令字的格式接口状态寄存器的内容格式返回第三十页，共三十七页，编辑于2023年，星期五TEC-2机串行口初始化的程序MOV R0， 4EhOUT 81hOUT 83hMOV R0, 37hOUT 81hOUT 83h方式设置：010011101个停止位无奇偶校验字符为8bits16*波特率命令设置：00110111不用请求发送错误标志复位不用允许发送允许接收数据终端准备好对OUT指令而言，81h、83h为控制寄存器地址；对IN指令而言，81h、83h为状态寄存器地址；返回第三十一页，共三十七页，编辑于2023年，星期五编程用串行口执行输入任务/输出操作INCH:IN 81h SHR R0 SHR R0 JR NC, INCH IN 80h PUSH R1 MOV R1, 00FFh AND R0, R1 POP R1 RETOUTCH:PUSHR0OUT1:IN 83h SHRR0 JR NC, OUT1 POP R0 OUT82h RET对IN指令而言，80h是输入数据寄存器地址，对OUT指令而言，80h是输出数据寄存器地址，返回第三十二页，共三十七页，编辑于2023年，星期五双串行口同时运行的程序例子loop1:in83shrr0shrr0jrnc,loopin82out82out80jploopretLoop:in81shrr0shrr0jrnc,loop1in80out80o