输入输出接口技术和输入输出通道

输入输出接口技术和输入输出通道第一页，共七十页，编辑于2023年，星期三本章学习目的:解决微型计算机和外部的连接问题，使计算机和外部构成一个整体，能正确、可靠、高效率的交换信息，这是设计一个微机控制系统必须解决的基本问题第二页，共七十页，编辑于2023年，星期三主要内容

概述：接口、通道、IO信号种类、通信方式

IO控制方式：程序控制、中断控制、直接存取

IO接口设计

DA、AD转换器抗干扰措施第三页，共七十页，编辑于2023年，星期三第一节概述输入输出接口技术——

研究微处理器和外部设备之间信息交换的技术输入输出接口——简称“接口”第四页，共七十页，编辑于2023年，星期三1、接口通道及功能第五页，共七十页，编辑于2023年，星期三门电路&与非门或门≥1=11异或非第六页，共七十页，编辑于2023年，星期三：是CPU与“外部世界”的连接电路，负责“中转”各种信息。“接口”定义第七页，共七十页，编辑于2023年，星期三1、接口、通道及其功能I／O接口电路定义：是主机和围设备之间交换信息的连接部件。使主机和外设能够协调工作，有效地完成信息交换。设置原因：解决主机cpu和外围设备之间的问题第八页，共七十页，编辑于2023年，星期三1、接口、通道及其功能设置原因：

1、时序配合和通信联络问题

cpu快、外设速度不定，因此异步工作

2、数据格式转换匹配问题

cpu并行，外设不定、串行；速率、电平匹配

3、负载能力和外设端口选择、

cpu超载，可靠性降低，多外设数据混乱

4、端口可编程功能（单口复用）

5、传输错误检测功能（奇偶校验、冗余校验）第九页，共七十页，编辑于2023年，星期三接口组成：数据锁存器缓冲器状态寄存器中断控制电路第十页，共七十页，编辑于2023年，星期三1、接口、通道及其功能I／O通道：定义：也称为过程通道。它是计算机和控制对象之间信息传送和变换的连接通道设置原因：

cpu只能处理数字量，必需有通道将被控对象采集的量转换为数字量（开关量），或相反第十一页，共七十页，编辑于2023年，星期三1、接口、通道及其功能I／O通道：功能：

实现模拟量与数字量之间的信号方便、可靠、高效率的变换信号的输入通路。信号的输出通路。第十二页，共七十页，编辑于2023年，星期三I／O通道：给计算机提供被控对象的各种物理参数的通道称为信号的输入通路。传输计算机控制命令作用于被控对象的通道称为信号的输出通路。1、接口、通道及其功能第十三页，共七十页，编辑于2023年，星期三I／O通道：单信号输入通道：高电压大电流低电压小电流频率信号开关信号多信号输入通道1、接口、通道及其功能第十四页，共七十页，编辑于2023年，星期三2、I／O信号的种类第十五页，共七十页，编辑于2023年，星期三2、I／O信号的种类CPU外部设备数据状态控制外部设备与CPU之间交换信息，通常有三类信息数据信息状态信息控制信息数字量模拟量开关量第十六页，共七十页，编辑于2023年，星期三2、I／O信号的种类

数据信息：微机中，数据通常为8位或16位数字量:

由键盘、光电输入机、卡片机等读入的信息，一般是以二进制形式表示的数或以ASCII码表示的数或字符。模拟量:

现场信息经过传感器把非电量转换成的电量以及执行机构所能接受的控制量。开关量:

只有开和关两个状态，用一位二进制数来表示脉冲量：脉冲列，其频率和个数可表示物理量第十七页，共七十页，编辑于2023年，星期三2、I／O信号的种类

状态信息：状态信息也称握手信息、应答信息，它是反应外部设备的状态。是cpu和外设之间交换信息的联络信号

Eg：cpureadycpubusy第十八页，共七十页，编辑于2023年，星期三2、I／O信号的种类控制信息：用来控制I／O装置的启动或停止，信息流入或流出，端口寻址信号等信息，它是由CPU发送给外部设备的控制信号

第十九页，共七十页，编辑于2023年，星期三2、I／O信号的种类为保证信息的正确传送，I／O接口往往开辟三个不同的端口来传送数据信息、状态信息和控制信息。第二十页，共七十页，编辑于2023年，星期三3、cpu与外设的通信方式第二十一页，共七十页，编辑于2023年，星期三3、cpu与外设的通信方式

并行通信：串行通信：把一个字符的各数位用几条线同时进行传输速度快，协调，异步传输。成本高，复杂

数据按位进行传送的

串行通信全双工方式半双工方式同步通信异步通信计算机与外部交换信息叫做通信（communication）第二十二页，共七十页，编辑于2023年，星期三发送A接收数据应答数据应答接收B发送全双工方式:数据信息能沿相反两个方向传送。

接口与外围设备间有2条数据传输线优点：同时收发，传输效率高缺点：线多。

第二十三页，共七十页，编辑于2023年，星期三发送AK1K2B

接收接收发送半双工方式:数据信息可沿数据传输线的两个方向传送，但同一时刻只能沿一个方向传送。

接口与外围设备间有1条数据传输线优点：传输效率稍低缺点：省一根传输线

第二十四页，共七十页，编辑于2023年，星期三SYNSYN控制字符控制字符数据字符...SYN同步通信：在一组字符前后加同步字符，标志一组数据块的开始与结束，接收装置接收到同步字符而开始接收数据，直到接收后同步字符，一帧数据接收结束。

优点：比异步传输效率稍高。缺点：若数据有一位错，就必须重传整块数据，且控制比较复杂第二十五页，共七十页，编辑于2023年，星期三异步通信：要传送的字符代码前加一起始位，以示该字符代码开始，在字符代码后面加一停止位，以示该字符代码结束。起始位：1跳变0开始传输第二十六页，共七十页，编辑于2023年，星期三优点：如果有错，只需重发一个字符，控制简单缺点：开销大，效率低，速度慢。。由于这种方式的字符发送是相互独立的故称为异步方式是计算机通信网络中常用的、最简单的传输方式第二十七页，共七十页，编辑于2023年，星期三第二节IO控制方式控制方式原因：cpu与外设种类、功能、工作速度差异定义：为了使外设在cpu控制下有机、协调、可靠、高效率的工作，采取的cpu控制外设的策略

cpu采用分时控制第二十八页，共七十页，编辑于2023年，星期三基本控制方式

程序控制方式:无条件、查询式中断控制方式直接存取DMA方式有的系统可同时采用2到3种控制方式第二十九页，共七十页，编辑于2023年，星期三指CPU和外围设备间信息传送实在程序控制下进行的。分类：无条件传送方式

查询式传送方式

（条件传送方式）1、程序控制方式

第三十页，共七十页，编辑于2023年，星期三定义：当外设已准备就绪，不必查询外设的状态而进行信息传输，这就称为无条件传送。适用范围：只适用于简单的外设，

eg：开关和LED数码段显示器等

无条件传送方式这种情况下，外设总是处于就绪状态第三十一页，共七十页，编辑于2023年，星期三1、程序控制方式

直接使用三态缓冲器与数据总线相连无条件传送方式端口译码，选中端口M/IO为0与外设传输数据数据流向数据流向读入需要缓冲器写需要锁存器第三十二页，共七十页，编辑于2023年，星期三RD读信号引脚（输出），低电平有效，执行一个对内存或I/O端口的读操作，到底是读取内存中的单元数据还是I/O端口中的数据，取决于M/IO信号WR写信号（输出），低电平有效，对存储器或I/O写操作，具体哪种操作取决于M/IO信号M/IO存储器/输入/输出控制信号（输出）若此信号为高电平，表示CPU和存储器之间进行数据传输；若为低电平，表示CPU和输入输出设备之间进行数据传输。第三十三页，共七十页，编辑于2023年，星期三有条件传送方式——查询传送方式CPU通过执行程序不断读取并测试外设状态，如果输入外设处于已准备好状态或输出外设为空闲状态时，则CPU执行传送信息指令。查询传送方式的接口电路应包括：传送数据端口及传送状态端口。状态：由开关量0、1表示多个外设：逐一查询、逐一服务第三十四页，共七十页，编辑于2023年，星期三锁存器，就是把当前的状态锁存起来，使CPU送出的数据在接口电路的输出端保持一段时间锁存后状态不再发生变化，直到解除锁定。缓冲器，它分输入缓冲器和输出缓冲器两种。前者的作用是将外设送来的数据暂时存放，以便处理器将它取走；后者的作用是用来暂时存放处理器送往外设的数据第三十五页，共七十页，编辑于2023年，星期三查询式输出接口电路第三十六页，共七十页，编辑于2023年，星期三端口译码≥1≥1输入缓冲器输出锁存器数据总线M/≥1三态缓冲器数据输入数据输出外设状态CPU不断读入并测试状态口的状态，只有当状态口的信号为“1”时，CPU才发出输入输出指令，此时M/才为低电平，译码器才开始工作。地址总线第三十七页，共七十页，编辑于2023年，星期三MPU是MicroProcessorUnit的所写微处理器。早期甚至多达7、8颗，但目前大多合并成2颗，一般称作北桥（NorthBridge，是主板芯片组中起主导作用的最重要的组成部分，也称为主桥）芯片和南桥（SouthBridge，南桥芯片负责I/O总线之间的通信)芯片，在计算机中起到转接桥的作用，转接数据.（转自百科）CPU是英语“CentralProcessingUnit”的缩写，是计算机的大脑，起到运算数据的作用，而CPU的指令调用、数据传输、各个设备的工作状态都需要CPU通过MPU转接控制才能完成第三十八页，共七十页，编辑于2023年，星期三播放flv第三十九页，共七十页，编辑于2023年，星期三查询传送方式优点：传送可靠、接口简单、不占用中断传输线、程序设计简单缺点Cpu需不断读取、检测状态，费时间、效率低适用于多个按一定规律工作的生产、机械过程第四十页，共七十页，编辑于2023年，星期三查询传送方式实时响应所有外围设备的服务时间的总和必须小于或等于任一外围设备的最短响应时间（也称危险时间）∑各外设的服务时间≤任一外设的最短响应时间最短响应时间：设备相邻2次请求服务的最短间隔时间

不能丢失任何一个任务！！！！！第四十一页，共七十页，编辑于2023年，星期三2、中断控制I/O方式为了更好地满足实时性的要求，通常采用中断控制I/O方式。这样CPU不必花大量时间去查询各设备的状态位，而是当外设提出中断请求时，CPU才响应。停止当前的工作，去执行外围设备的服务程序。该中断服务程序处理完后回到刚才的执行点继续执行先前未完成的程序。没有中断请求时，CPU运行主程序。计控系统一般采用外部中断方式。即通过I/O接口硬件向CPU发出中断请求信号。第四十二页，共七十页，编辑于2023年，星期三图6-3中断方式原理图第四十三页，共七十页，编辑于2023年，星期三图6-8中断服务子程序第四十四页，共七十页，编辑于2023年，星期三2、中断控制I/O方式定义：当外围设备需要请求服务时，向CPU发出中断请求，CPU响应外围设备中断，停止执行当前程序，转去执行一个外围设备的服务程序。中断处理完毕，CPU又返回来执行原来的程序。分类：外部中断、内部中断第四十五页，共七十页，编辑于2023年，星期三2、中断控制I/O方式外部中断：通过I／O接口硬件向CPU发出中断请求信号，从而引起一个中断处理过程。8086有两个中断引脚：NMI和INTR。NMI是非屏蔽中断，不受中断允许标志IF控制的，只要收到信号立即响应中断服务程序。一般用来处理设备的中断故障。INTR为可屏蔽中断，只有当IF＝1时才相应中断服务程序。第四十六页，共七十页，编辑于2023年，星期三2、中断控制I/O方式多重中断处理时必须解决以下四个问题保存现场和恢复现场在中断服务程序开始设置保存现场、中断返回前恢复现场。（软件编程可解决，保存/恢复指令）

保存和恢复通用寄存器的内容正确判断中断源要能正确地找到申请中断的外围设备的中断服务程序入口地址，且能跳转到这个入口。

（硬件为基础解决—中断向量表；软件查询）第四十七页，共七十页，编辑于2023年，星期三2、中断控制I/O方式实时响应对于每个外围设备的中断请求，CPU都能接受到并在最短响应时间内给予服务。按优先权顺序处理优先权顺序：多个外围设备同时提出中断请求时，应能按轻重缓急设定中断顺序，逐个进行处理。优先级高的中断源可中断优先级低的中断多重中断处理时必须解决以下四个问题第四十八页，共七十页，编辑于2023年，星期三第四十九页，共七十页，编辑于2023年，星期三小结

多重中断处理时必须解决的四个问题

保存现场和恢复现场。正确判断中断源。实时响应。按优先权顺序处理。第五十页，共七十页，编辑于2023年，星期三测验设置接口通道的原因？（5点）IO信号的种类？简述CPU与外界的通信方式，优缺点IO基本控制方式有哪3种？第五十一页，共七十页，编辑于2023年，星期三2、中断控制I/O方式A、中断优先级问题的解决软件查询方式雏菊链法专用硬件方式第五十二页，共七十页，编辑于2023年，星期三2、中断控制I/O方式1）软件查询方式：想让谁先谁就先接口硬件电路包括三部分：中断寄存器、中断申请电路和并行I／O接口

存放中断请求信息中断申请电路外围设备优先顺序由查询序列中它所处的位置决定第五十三页，共七十页，编辑于2023年，星期三只需有简单的硬件电路，如将A、B、C三台设备的中断请求信号“或”后作为系统INTR，A、B、C三台设备中只要至少有一台设备提出中断请求，都可以向CPU发中断请求。进入中断服务子程序后，再用软件查询的方式分别对不同的设备的服务查询程序的设计思想同查询式，查询的前后顺序就给出了设备的优先级图6-5软件查询方式第五十四页，共七十页，编辑于2023年，星期三软件查询中断控制程序

PUSHAX

因为在查询程序中要用到AX寄存器，因DVC1:INAL,STAT1要保存它原来的内容

TESTAL,20HJZDVC2CALLCCS1JMPDVANDDVC2:INAL,STAT2TESTAL,20HJZDVC3CALLCCS2JMPDVANDDVC3:INAL,STAT3TESTAL,20HJMPDVANDCALLCCS3DVEND:POPAXIRET外围设备中断的优先权由所处查询序列中的位置决定。第五十五页，共七十页，编辑于2023年，星期三2、中断控制I/O方式2）雏菊链法（硬件方法）雏菊链法：在每个外围设备的接口上连接一个逻辑电路，逻辑电路构成雏菊链控制中断回答信号的通路雏菊链是中断回答信号的控制通路。雏菊链法:所有I/O模块共享一根共同的中断请求线.当CPU检测到中断请求信号,则发出中断确认信号.中断确认信号依次在I/O模块间传递,直到发出请求的模块,该模块则把它的ID送往数据线由CPU读取

第五十六页，共七十页，编辑于2023年，星期三CPU及总线控制逻辑INTR设备·1接口雏菊链逻辑电路1中断应答11中断请求设备·2接口雏菊链逻辑电路中断应答中断请求…在雏菊链电路中如果某级设备发出中断请求，则截获该选通信号，从而使自己的中断请求得到响应。并且使后面的设备无法再获得该选通信号。该设备截获选通信号后则撤销自己的中断请求，然后发一个中断类型号，使CPU找到正确的中断程序入口。如果该设备没有提出请求，则该选通信号会继续往后传递。当有几个设备同时提出中断请求时，最接近CPU的设备先得到响应，优先级最高。中断允许信号0第五十七页，共七十页，编辑于2023年，星期三基本设计思想：将所有的设备连成一条链，靠近CPU的设备优先级最高，越远的设备优先级别越低，则发出中断响应信号，若级别高的设备发出了中断请求，在它接到中断响应信号的同时，封锁其后的较低级设备使得它们的中断请求不能响应，只有等它的中断服务结束以后才开放，允许为低级的设备服务。第五十八页，共七十页，编辑于2023年，星期三若两个设备同时发出中断申请，会怎样？？接近CPU的得到中断响应，后面得不到响应的设备一直保持中断请求。中断结束后才会响应下个中断第五十九页，共七十页，编辑于2023年，星期三专用硬件方式采用“中断控制器”进行优先级管理。如：采用可编程中断控制器8259A。

1片8259A可以管理8级中断源。效率高，使用灵活方便。

第六十页，共七十页，编辑于2023年，星期三图6-7中断控制器的系统连接第六十一页，共七十页，编辑于2023年，星期三有了中断控制器以后，CPU的INTR和引脚不再与接口直接相连，而是与中断控制器相连外设的中断请求信号通过IR0～IR7进入中断控制器，经优先级管理逻辑确认为级别最高的那个请求的类型号会经过中断类型寄存器在当前中断服务寄存器的某位上置1，并向CPU发INTR请求，CPU发出信号后，中断控制器将中断类型码送出。在整个过程中，优先级较低的中断请求都受到阻塞，直到较高级的中断服务完毕之后，当前服务寄存器的对应位清0，较低级的中断请求才有可能被响应第六十二页，共七十页，编辑于2023年，星期三实时响应的条件采用中断控制I/O方式时，当外设没有提出中断请求时，CPU运行主程序。仅当外设提出中断请求时才临时中断主程序去为外设服务。因此这种方式可以较好得解决CPU与外设在速度上差别很大的问题，协调二者的工作，效率较高。为了更好地满足实时性的要求，可以根据外设最短响应时间的长短恰当地安排优先级顺序。为了满足实时性的要求还有一些必须满足的条件第六十三页，共七十页，编辑于2023年，星期三假设采用软件查询的中断控制方式，现在我们有n个中断方式控制的外设。把他们按照最短响应时间从小到大的顺序排列。各外设的实际服务时间为S1，S2,….Si,….Sn。设其中第i个设备的服务时间最长。最短响应时间是C1,C2,C3,…,Cn即Si

＝Smax。最坏的一种情况是，当第i个设备刚刚进入服务程序时，其他所有的设备都提出中断请求。假设不允许中断嵌套，那么系统必须为第i个设备服务完后才能依次从第1个设备开始为其余设备服务。要满足实时性要求，必须在各设备的最短响应时间内使他们都得到服务，则最短响应时间必须满足下列条件：在允许中断嵌套时，优先权较高的设备的实时响应要求较容易满足。但是若优先权高的外设以过高的频率中断优先权低的外设服务程序的话，则优先权低的外设的中断请求能否得到实时响应还要具体分析，所以必须合理安排中断优先权第六十四页，共七十页，编辑于2023年，星期三3、直接存储