康五版数字课件交稿高教

4.4

若干典型的组合逻辑集成电路编码器译码器/数据分配器数据选择器数值比较器算术运算电路4.4.1编码器1、)编码器(Encoder)的概念与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。4.4

若干典型的组合逻辑集成电路编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码输出。如8线-3线编码器：将8个输入的信号分别编成8个3位二进制数码输出。1、)编码器(Encoder)的概念与分类编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。1、)编码器(Encoder)的概念与分类二进制编码器的结构框图1、编码器的工作原理普通二进制编码器I0I1Yn-1Y0Y12

-1I

n二进制编码器n2

个输入n

位二进制码输出(1)

4线─2线普通二进制编码器(设计)0

0

0

1010000

1

0001

0（2）逻辑功能表I0

I1

I2

I3

Y1

Y0编码器的输入为高电平有效。10I0I1I2I3YY（a）逻辑框图4输入二进制码输出1

10110001、编码器的工作原理Y1

=

I

0

I1

I

2

I

3

+

I

0

I1

I

2

I

3Y0

=

I

0

I1

I

2

I

3

+

I

0

I1

I

2

I

3该电路是否可以再简化？Y0

=

I

0

I1

I

2

I

3

+

I

0

I1

I

2

I

3Y1

=

I

0

I1

I

2

I

3

+

I

0

I1

I

2

I

3I0I1I2I31111&&&≥Y0Y1&≥(2.)

键盘输入8421BCD码编码器（分析）&&&&≥1&代码输出&&&&≥1&使能标志0123456789S14S5S6S7S8S9VCC1kΩ×10S0&&&&≥1&GSDCBAS2S3S编码输入输

入输

出S0S1S2S3S4S5S6S7S8S9ABCDGS111111111100000111111111010011111111110110001111111101101111111111011101101111110111101011111101111101001111011111100111110111111100101101111111100011011111111100001该编码器为输入低电平有效2.键盘输入8421BCD码编码器功能表当所有的输入都为1时，Y1Y0

=

？Y1Y0

=

00无法输出有效编码。结论：普通编码器不能同时输入两个已上的有效编码信号I0I1I2I31111&&&≥Y0Y1&≥I2

=I3

=1

,I1=I0=0时，Y1Y0

=

？Y1Y0

=

003.优先编码器优先编码器的提出：实际应用中，经常有两个或更多输入编码信号同时有效。必须根据轻重缓急，规定好这些外设允许操作的先后次

序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。(2)优先编码器线(4─2

线优先编码器)（设计）输

入输

出I0I1I2I3Y1Y0100000×10001××1010×××111高低输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为

I3

~

I0输入为编码信号I3

~

I0

输出为Y1

Y0（1）列出功能表

（2）写出逻辑表达式Y1

=

I2

I3

+I3

Y0

=

I1

I2

I3

+I3（3）画出逻辑电路（略）优先编码器CD4532的示意框图、引脚图2

集成电路编码器1Y2I0I1I2I3I4I5I6I7EIEOGSCD4532Y0Y12345678910111213141516I4I5I6I7EIY2Y1GNDVCCEOGSI3I2I1I0Y0I

211111111111≥≥≥≥≥≥&&1&1&&1≥

≥≥&1G1E11&I

1I

6I

7I

5I

3I

4I

0EY

2Y1Y0CD4532电路图优先编码器CD4532功能表输

入输

出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL为什么要设计GS、EO输出信号？。CD4532(II7

I6

I5

I4

I3

I2

I1

I0Y1Y2EOY0EIGSI7

I6

I5

I4

I3

I2

I1

I0GS

Y2

Y1

Y0EI2EO2EI1

EI

CD4532(

EOEO1A15A14A13A12A11A10A9A8A7

A6

A5A4A3A2

A1A0L0L1GS2L2GS1G2G1G0GS

L3≥≥1

G3≥≥0000000用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。无编码输出0CD4532(II)I3

I1Y0Y2

Y1I7

I6

I5

I4

I2

I0EIGSCD4532(I)Y0Y2

Y1I4

I3

I2

I1

I0EOI7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A1。0

A9

A8A7

A6

A5

A4

A3

A2

A1

A00L1GS2L2GS1G3G2G1G03≥1≥1≥1≥11GS

0

L00L00若无有效电平输入01111

1那块芯片的优先级高？若有效电平输入CD4532(II)I3

I1Y0Y2

Y1I7

I6

I5

I4

I2

I0EIGSCD4532(I)Y0Y2

Y1I4

I3

I2

I1

I0EOI7

I6

I5EIGSEI2EO2EOEI1EO1A15

A14A13

A12

A11A10。A9

A8A7

A6

A5

A4

A3

A2

A1

A0L0L1GS2L2GSGS1G3G2G1G0L3≥1≥1≥1≥11010000若有效电平输入11111译码器的概念与分类译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)译码器：具有译码功能的逻辑电路称为译码器。译码器的分类：唯一地址译码器代码变换器将一系列代码转换成与之一一对应的有效信号。将一种代码转换成另一种代码。二进制译码器二—十进制译码器显示译码器常见的唯一地址译码器：4.4.2

译码器/数据分配器2线-4线译码器的逻辑电路(分析）1A111A0&&&&E0YY

1Y

23Y

输

入

输出EA1

A0Y0

Y1

Y2

Y3H

×

×L

L

LHLHHHHHHL

L

HHLHHL

H

LHHLHL

H

HHHHL功能表Y

0

=

EA1

A0Y

1

=

EA1

A0Y

2

=

EA1

A0Y

3

=

EA1

A0（1.）

二进制译码器x0x1xn-1y0y1yn-1EI二进制译码器n

个输入端使能输入端2n个输出端使能输入设输入端的个数为n，输出端的个数为M则有

M=2n2、

集成电路译码器Y0Y1Y2Y3EA0A1A0A1Y

0Y

12YY

3E(a)

74HC139集成译码器1/2

74x139(1.)二进制译码器输

入输出EA1

A0Y0

Y1

Y2

Y3H

×

×L

L

LHLHHHHHHL

L

HHLHHL

H

LHHLHL

H

HHHHL功能表逻辑符号说明E111&&&&Y0Y1Y3A1A0Y0Y2

Y2Y1Y3EA1A

0逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“—”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量(如)上面的“—”号参与运算(如E变为E

)，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。(b)

74HC138(74LS138)集成译码器A0A1A2E1E

2E3Y

7GNDVCCY

0Y

1Y

2Y

3Y

4Y

5Y

611621531441351261171089引脚图逻辑图Y0Y1Y274HC138Y3Y4Y5Y6Y7E3E2E1A0A1A274HC138集成译码器逻辑图E3A0A1A211Y

0Y

1Y

2Y

31111&&&&&&&&111Y

4Y

5Y

6Y

7E

2E1&&&&&&&&&74HC138集成译码器功能表输

入输

出E3E

2E

1A2A1A0Y

0Y

1Y

2Y

3Y

4Y

5Y

6Y

7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL输

入输

出E3E

2E

1A2A1A0Y

0Y

1Y

2Y

3Y

4Y

5Y

6Y

7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHLY

0

=

A2

A1

A0

Y

1

=

A2

A1

A0Y

2

=

A2

A1

A0

Y

3

=

A2

A1

A0Y

4

=

A2

A1

A0

Y

5

=

A2

A1

A0

Y

6

=

A2

A1

A0Y

7

=

A2

A1

A0EABCY0Y1Y2Y3Y4Y5Y6Y71、已知下图所示电路的输入信号的波形试画出译码器输出的波形。译码器的应用Y0

Y1

Y274HC138Y3E3E2E1A0A1

A2+5VEY0Y1Y2

Y3Y4

Y4Y5

Y5Y6

Y6Y7

Y7ABCY

0Y

1+5

VY

2Y374H

C

13

8Y

4Y

5Y

6Y

7E

3E

2E

1A

0A

1A

21/274H

C

139…………B

0B

1B

2B

3B

4(0

)Y

0Y

1Y

2Y

3EA

0A

1L

24L

0L

7L

8L

15L

16L

23L

31Y

0Y

1Y

2Y

374H

C

1

3

8Y

4Y

5Y

6Y

7E

3E

2E

1A

0

(I)A

1A

2Y0Y1Y2Y3Y4Y

5Y

6Y

7E

3E

2E

174H

C

13

8A

0A

1Y

0Y

1Y

2Y374H

C

13

8Y

4A

2E

3E

2E

1A

0A

1A

2(II)(III)

Y

5Y

6Y

72、译码器的扩展用74X139和74X138构成5线-32线译码器=

m0Y0Y1Y274HC138Y3E3E2E1+5V

Y

0

=

A2

A1

A0EY0Y1Y2Y3Y4

Y4Y5

Y5Y6

Y6Y7

Y7C

A0B

A1A

A211Y

=

ABC

=

mY

7

=

A

B C

=

m73线–8线译码器的Y0~

~

含Y7三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。2Y

2

=

ABC

=

m...3、用译码器实现逻辑函数。当E3

=1

，E2=E1=0时Y0

Y1Y274HC138Y3Y4Y5Y6Y7E3E2E1A0A1A27L

=

AC

+

AB用一片74HC138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.+5VCBAL&=

m

0

m

2

m

6

m=

Y

0

Y

2

Y

6

Y

7L

=

ABC

+

ABC

+

ABC

+

ABC=

m0

+

m2

+

m6

+

m7数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据输入Y0Y1Y7通道选择信号用74HC138组成数据分配器用译码器实现数据分配器Y0Y174HC138Y3Y4Y5Y6Y7E3E2E1AA0

A1A2+5VD=

E2E1Y0Y0Y

Y2Y2

=

E

3

E

2

D

ABC当ABC

=010

时，Y2=DC

0B

1A

0输

入输

出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138译码器作为数据分配器时的功能表集成二–十进制译码器－744211621531441351261171089Y1Y2

Y3Y4Y5Y6Y0GNDY7Y8Y9A3A1

A2A0VCCA0A

1A2A

3

1

1111111&&&&&&&&&&Y

9Y8Y

7Y

6Y

5Y4Y

3Y

2Y

1Y

0功能：将8421BCD码译成为10个状态输出。十进

BCD输入

输

出制数

A3

A2

A1

A0

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于BCD代码以外的伪码（1010～1111这6个代码）Y0～Y9均为高电平。（2）

集成二–十进制译码器——7442

功能表显示译码器脉冲信号计数器译码器驱动器显示器KHz1.七段显示译码器（1）最常用的显示器有：半导体发光二极管和液晶显示器。abcdefg共阳极显示器abcdefg共阴极显示器abcfged显示器分段布局图常用的集成七段显示译码器----------CMOS七段显示译码器74HC4511abc

de

f

g74H

C

4511LE

BL

LT D

3

D

2

D

1

D

00LHHLLLLHHHHHHL1LHHLLLHLHHLLLL2LHHLLHLHHLHHLH3LHHLLHHHHHHLLH4LHHLHLLLHHLLHH5LHHLHLHHLHHLHH6LHHLHHLLLHHHHH7LHHLHHHHHHLLLL8LHHHLLLHHHHHHH9LHHHLLHHHHHLHHa

b

c

d

e

f

g字形输出输入十进制或功能D2

D1

D0BL

LT

D3LECMOS七段显示译码器74HC4511功能表字十进制或功能输入输出形LEBL

LTD3D2D1D0abcdefg10LHHHLHLLLLLLLL熄灭11LHHHLHHLLLLLLL熄灭12LHHHHLLLLLLLLL熄灭13LHHHHLHLLLLLLL熄灭14LHHHHHLLLLLLLL熄灭15LHHHHHHLLLLLLL熄灭灯测试××L××××HHHHHHH灭

灯×LH××××LLLLLLL熄灭锁

存HHH××××**CMOS七段显示译码器74HC4511功能表(续)例

由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。H7

H6

H5

H40(0)4511×显示器×41(II)(0)

(I)

(III)a~g

a~g

a~g

a~gLTBL(III)LTLE

D3

D2

D1

D0BL(I)LTBL(II)LTBL1≥H3

H2

H1

H0M

M

M

MM

M

M

MLE

D3

D2

D1

D0LE

D3

D2

D1

D0LE

D3

D2

D1

D04.3.3

数据选择器数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。1、数据选择器的定义与功能数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关”。通道选择

数据输出

I0I1I

n

-12S1

S0E111I

0I

1I

2I

3&≥1Y4选1数据选择器2位地址码输入端使能信号输入端，低电平有效1路数据输出端（1）逻辑电路数据输入端（2）工作原理及逻辑功能I300

011

01

1=1=01S

S0E111I

0I

1I2I

3&≥1YY

=

S1

S

0

I

0

+

S1

S

0

I1

+

S1

S

0

I

2

+

S1

S

0

I

3Y

=

I

0

m0

+

I1

m1

+

I

2

m

2

+

I

3

m

3使能输出输

入地址功能表ES1S0Y1××0000I0001I1001101I2I3YY74HC151D7D6D5D4D3D2D1D0ES2

S1

S074LS151功能框图2、集成电路数据选择器8选1数据选择器74HC1512、集成电路数据选择器ED

0D

1D

2D

3D

4D

5D

6D

7S

0S

1S

2YY11111&&&&&&&&&&≥≥2个互补输出端1个使能输入端8路数据输入端3个地址输入端1

174LS151的逻辑图输

入输

出使能E选

择S2

S1

S0YYHLLLLLLLLX

X

XL

L

LL

L

HL

H

LL

H

HH

L

LH

L

HH

H

LH

H

HLD0D1D2D3D4D5D6D7HD0D1D2D3D4D5D6D77Y

=

Di

mii

=03、74LS151的功能表当E=1时，Y=1

。当E=0时Y

=

S2

S1

S0D0

+S2

S1S0D1

+S2S1

S0D2+S2S1S0D3

+S2

S1

S0D4

+S2

S1S0D5+S2S1

S0D6

+S2S1S0D7①数据选择器组成逻辑函数产生器5、数据选择器74LS151的应用当D0

=D3=D5

=D7=0YY74LS151D7D6D5D4D3D2D1D0ES2

S1

S07Y

=

Di

mii

=0D1

=D2=D4=D6=1

时：Y

=

m1

+

m

2

+

m4

+

m6当D0

=D3=D5

=D7=1D1

=D2=D4=D6=0

时：Y

=

m0

+

m

3

+

m5

+

m7控制Di

，就可得到不同的逻辑函数。当E=0时：74HC151D0D1D2

D3D4

D5D6

D7

ES2S0S1LY

Y

XZ10比较Y与L，当

D3=D5=D6=D7=

1

D0=D1=D2=D4=0时，Y=L例1

试用8选1数据选择器74LS151产生逻辑函数=

XYZ

+

XYZ

+

XYZ

+

XY

ZE

=

0

X

=

S2

Y

=

S10Z

=

SY=m0D0

+m1D1

+m2D2

+m3D3

+m4D4

+m5D5

+m6D6

+m7

D7L=

m

3

+

m5

+

m6

+

m7L

=

XYZ

+

XYZ

+

XY解:

L

=

XYZ

+

XYZ

+

XY

(Z

+

Z)总结:利用8选1数据选择器组成函数产生器的一般步骤a、将函数变换成最小项表达式

b、将使器件处于使能状态c、地址信号S2、S1

、S0

作为函数的输入变量d、处理数据输入D0~D7信号电平。逻辑表达式中有mi

,则相应Di

=1，其他的数据输入端均为0。用两片74151组成二位八选一的数据选择器②数据选择器的扩展位的扩展S2S1S0D

00D

01D

02D

03D

04D

05D

06D

07Y0Y1Y

0Y

1D0D

1D

2D

3D

4D

5D

6D

7S0S2S1EYED

10D

11D

12D

13D

14D

15D

16D

17D0D

2D

3D

4D

5D

6D

7S0S2S1EYY74HC

151(0)YD

174HC

151(I)字的扩展将两片74LS151连接成一个16选1的数据选择器，DCBAD0D1D2DD34D5D6D7YD0D174HC151D2D3D4D5D6D7S0S2S1EYD8D9D10D11D12D13D14D15YD0D1D2D3D4D5D6D7S0S2S1EY1YY≥&(0)74HC151(I)0

1 0

0

1

1

0

1LES2S1S074HC151YS2S1S0③实现并行数据到串行数据的转换S0S1S2L

0

1

0

0

1

101数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。1.

1位数值比较器(设计)输入：两个一位二进制数A、B。输出：F

A>B

=1，表示A大于BFA<B

=1，表示A小于BFA

=B=1，表示A等于B4.4.4

数值比较器BA11&&≥1FA＞BFA=BFA＜B1位数值比较器=

A

BF

A>BFA<

B

=

A

BFA

=B

=

A

B

+

AB一位数值比较器真值表输

入输

出ABFA>BFA<BFA=B000010101010100110012、2

位数值比较器：输入：两个2位二进制数A=A1

A0

、B=B1

B0比较两个2位二进制数的大小的电路当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。能否用1位数值比较器设计两位数值比较器?用一位数值比较器设计多位数值比较器的原则真值表输

入输出A1

B1

A0

B0FA>B

FA<B

FA=BA1

>

B1

×100A1

<

B1

×010A1

=

B1

A0

>

B0100A1

=

B1

A0

<

B0010A1

=

B1

A0

=

B0001FA>B

=

(A1>B1)

+

(

A1=B1)(A0>B0)FA<B

=

(A1<B1)

+

(

A1=B1)(A0<B0)FA=B=(A1=B1)(A0=B0)A1B1A0B01

位数值比较器1

位数值比较器A1＞B1A

=B1

1A1＜B1A0＞B0A0=B0A0＜B0G1G2&&G3&≥1≥1FA＞BFA=BFA＜BFA>B

=

(A1>B1)

+

(

A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B

=

(A1<B1)

+

(

A1=B1)(A0<B0)两位数值比较器逻辑图3

集成数值比较器A1

B1A2

B2A3

B3A0

B0IA＞BIA＜BIA=BFA＜BFA=BFA＞B74LS8511621531441351261171089B3IA＜

BIA=BIA＞

BFA＞

BFa=bFa＜

bGNDVCCA3B2A2A1B1A0B074LS85的引脚图(1.)集成数值比较器74LS85的功能74LS85是四位数值比较器，其工作原理和两位数值比较器相同。74LS85的示意框图L

H

L输

入输

出A3

B3

A2

B2

A1

B1

A0

B0

IA>B

IA<B

IA=BFA>B

FA<B

FA=BA3

>

B3

×

×

×

×

×

×H

L

LA3

<

B3

×

×

×

×

×

×A3

=

B3

A2

>

B2

×

×

×

×

×L

H

LH

L

LA3

=

B3

A2

<

B2

×

×

×

×

×A3

=

B3

A2

=

B2

A1

>

B1

×

×

×

×L

H

LH

L

LA3

=

B3

A2

=

B2

A1

<

B1

×

×

×

×A3

=

B3

A2

=

B2

A1

=

B1

A0

>

B0

×

×

×A

=B

A

=B

A

=B

A

<B

×

×

×H

L

LL

H

L3

3

2

2

1

1

0

0A3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

H

L

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

L

H

LH

L

LL

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

×

×

HA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

H

H

LA3

=

B3

A2

=

B2

A1

=

B1

A0

=

B0

L

L

LL

L

HL

L

LH

H

L4位数值比较器74LS85的功能表用两片74LS85组成8位数值比较器（串联扩展方式）。2.

集成数值比较器的位数扩展输入: A=A7

A6A5A4A3

A2A1A0

B=B7B6B5B4B3

B2B1B0输出:F

A>BF

A<B

F

A=B输出A0

B0A3

B3A1

B1A2

B2A3

B3A0

B0

IA＞BIA＜BIA=BFA＜BFA=BFA＞BA1

B1

A2

B2低位片C0A0

B0IA＞BIA＜BIA=BFA＜BFA=BFA＞B高位C片1010FA＜BFA=BFA＞BB3A3~B0A0

B7A7~B4A4A1

B1

A2

B2

A3

B3

A4

B4

A5

B5

A6

B6

A7

B7用两片74LS85组成16位数值比较器（串联扩展方式）。A0

B0A1

B1A2

B2A3

B3A4

B4

A5

B5

A6

B6

A7

B7A0

B0

A1

B1

A2

B2

A3

B3A0

B0

A1

B1

Ia＞bIA＜BIA=B

FA=BFA

＜

FA

＞A2

B2

A3

B3C0IA

IAIA=B

FA=BFA

＜

FA

＞＜B

C1FA=B

FA

＜

FA

＞＞B高位片输出B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12001A0

B0A1

B1

A2

B2

A3

B3A4

B4

A5

B5

A6

B6

A7

B7A3

B3A0

B0

A1

B1

A2

B2

Ia＞bIA＜BIA=B

FA=BFA

＜

FA

＞低位C片0A0

B0

A1

B1

Ia＞bIA＜BIA=B

FA=BFA

＜

FA

＞A2

B2

A3

B3C1FA=B

FA

＜FA

＞采用串联扩展方式数值比较器用74HC85组成16位数值比较器的并联扩展方式。IA＞BIA＜B

IA=BFA

＜

FA

＞B3

A3

B2

A2

B1

A1

B0

A0C3B15

A15

B12

A12B8

A8B0

A0IA＜BIA=BIA＞BFA

＜FA

＞C2B3

A3

B2

A2

B1

A1B4

A4B0

A0IA＞BIA＜B

IA=BFA

＜

FA

＞B3

A3

B2

A2

B1

A1

B0

A0C1B0

A0IA＞BIA＜B

IA=BFA

＜FA

＞C0B3

A3

B2

A2

B1

A1B3

A3

B2

A2

B1

A1

B0

A0001001001001001FA

＜

FA

＞FA=BC4IA＞BIA＜B

IA=BB3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12输出4.4.5

算术运算电路ABSCHAFAAiBi

Ci-1CiSi半加器全加器1、半加器和全加器两个4位二进制数相加:@在两个1位二进制数相加时，不考虑低位来的进位的相加---半加@在两个二进制数相加时，考虑低位进位的相加---全加加法器分为半加器和全加器两种。（1）

1位半加器（Half

Adder）不考虑低位进位，将两个1位二进制数A、B相加的器件。半加器的真值表逻辑表达式1001111010100BA半加器的AB&C=AB0=1

真值S

=表A

¯

BS

C0

0S

=

AB+AB

C

=

AB如用与非门实现最少要几个门?逻辑图（2） 全加器（FullAdder）全加器真值表全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。01011010SiAiCi-1Bi00100111CiAiCi-1BiAiBiCi-1SiCi0000000110010100110110010101011100111111你能用74151\74138设计全加器吗?用这两种器件组成逻辑函数产生电路,有什么不同?SABCiA

¯

BiA

¯

B

¯

C(

A

¯

B)Ci≥1

CoS

SABCO

COABSCOCiSCI

CO于是可得全加器的逻辑表达式为S

=

ABCi

+

ABCi

+

ABCi

+

ABCi=

A

¯

B

¯

CiCo

=

AB

+

ABCi+

ABCi=

AB

+

(

A

¯

B)Ci加法器的应用全加器真值表ABCSC0000000110010100110110010101011100111111ABC有奇数个1时S为1；ABC有偶数个1和全为0时S为0。-----用全加器组成三位二进制代码奇偶校验器用全加器组成八位二进制代码

奇偶校验器，电路应如何连接？如何用1位全加器实现两个四位二进制数相加？A3

A2

A1

A0

+

B3

B2

B1

B0

=?（1）串行进位加法器2、多位数加法器A0

B0A1

B1A2

B2A3

B3S0

S1

S2

S3低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。C3C0C1C2FA0FA1FA2FA30定义两个中间变量Gi和Pi

：（2）超前进位加法器提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。定义第i

位的进位信号（Ci

）：Ci

=

Ai

Bi

+

(

Ai

¯

Bi

)C

i

-1Ci=

Gi＋Pi

Ci-1Gi=

AiBipi

=

(

Ai

¯

Bi

)Si

=

Ai

¯

Bi

¯

Ci

-14位全加器进位信号的产生：C0=

G0+P0

C-1C1=

G1+P1

C0C1

=

G1+P1

G0+

P1P0

C-1C2=

G2+P2

C1C2

=

G2+P2

G1+

P2

P1

G0+

P2P1

P0C-1C3=

G3+P3

C2

=

G3+P3

（G2+

P2

C1

)=G3+P3

G2+P3P2

C1=G3+P3

G2+P3P2

(G1+