第一讲数字集成电路质量评价课件

数字集成电路天津大学电子科学与技术系史再峰shizaifeng@1TJU.ASICCenter---ArnoldShi选用教材<<数字集成电路—电路系统与设计（第二版）>>电子工业出版社,JanM.Rabey等，周润德翻译ISBN7-121-00383-X/TN.030TN431.2定价68.00，蔚蓝49.00定价58.00，亚马逊46.402TJU.ASICCenter---ArnoldShi参考资料NeilH.E.Weste&Kamram.Eshraghian:第二版《PrinciplesofCMOSVLSIDesign》，AddisonWesley.SecondEdition.<<DigitalIntegratedcircuitsADesignPerspective>>JanM.Rabey著，PRENTICEHALL清华大学出版社影印版《REUSEMETHODOLOGYMANUALFORSYSTEM-ON-A-CHIPDESIGNS（THIRDEDITION）》MichaelKeating，PierreBricaud，Synopsys,Inc.3TJU.ASICCenter---ArnoldShi课程介绍联系方式:shizaifeng@课程讨论区:

——超大规模集成电路设计不选课者不得参加听课和考试

！！国外大学该课程名称：CSE4774TJU.ASICCenter---ArnoldShi课程目标了解数字集成电路设计的一般方法和流程掌握传输线理论和建模分析的方法学会设计基本的CMOS组合逻辑和时序逻辑电路，并进行仿真（Simulation)，学会使用设计和仿真用的EDA工具掌握数字系统的时序分类和同步异步设计掌握简单运算功能模块的设计培养学习数字集成电路设计相关知识的兴趣承担起中华民族伟大复兴的神圣使命，为大力发展中国集成电路产业贡献力量。5TJU.ASICCenter---ArnoldShi课程安排集成电路质量评价导线CMOS反相器CMOS组合逻辑电路时序逻辑电路数字电路的时序问题运算功能模块的设计6TJU.ASICCenter---ArnoldShi学习方式课堂讲授,认真听讲课后自学,完成作业课件原则上不散发，不对外拷贝遵德性而道问学

致广大而尽精微极高明而道中庸7TJU.ASICCenter---ArnoldShi大规模集成电路的设计流程(1)8TJU.ASICCenter---ArnoldShi大规模集成电路的设计流程(2)9TJU.ASICCenter---ArnoldShi数字电路设计的抽象模型系统级SYSTEM门级GATEVoutVin电路级CIRCUITVoutVin模块级MODULE+器件级DEVICEn+SDn+G10TJU.ASICCenter---ArnoldShi11TJU.ASICCenter---ArnoldShi第一章集成电路分类

与数字设计的质量评价12TJU.ASICCenter---ArnoldShi集成电路的分类——集成电路有如下几种分类方法：按功能分类：数字集成电路模拟集成电路数、模混合集成电路按结构形式和材料分类：半导体集成电路膜集成电路（二次集成，分为薄膜和厚膜两类）按有源器件及工艺类型分类双极集成电路（TTL,ECL,模拟IC）MOS集成电路（NMOS,PMOS,CMOS）BiMOS集成电路——双极与MOS混合集成电路13TJU.ASICCenter---ArnoldShi集成电路的电路规模按集成电路的电路规模分类小规模集成电路(SSI)：电路等效门：10~50中规模集成电路(MSI)：电路等效门：50~1K大规模集成电路(LSI)：电路等效门：1K~10K超大规模集成电路(VLSI)：电路等效门：10K~1000K甚大规模集成电路(ULSI)：电路等效门：1000K~1000M吉（极）大规模集成电路（GLSI）电路等效门：>1GT大规模集成电路（TLSI）：电路等校门：>1000G继续呢？14TJU.ASICCenter---ArnoldShi集成电路的分类按生产目的分类通用集成电路（如CPU、存储器等）专用集成电路（ASIC）按实现方法分类全定制集成电路半定制集成电路可编程逻辑器件15TJU.ASICCenter---ArnoldShi全定制集成电路（Full-CustomDesignApproach）——即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。优点：所设计电路的集成度最高产品批量生产时单片IC价格最低可以用于模拟集成电路的设计与生产缺点：设计复杂度高/设计周期长NRE费用高（Non-RecurringEngineering

）应用范围集成度极高且具有规则结构的IC（如各种类型的存储器芯片）对性能价格比要求高且产量大的芯片（如CPU、通信IC等）模拟IC/数模混合IC16TJU.ASICCenter---ArnoldShi半定制集成电路半定制集成电路（Semi-CustomDesignApproach）——即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据采用不同的半成品类型，半定制集成电路包括门阵列、门海和标准单元等。1门阵列（GA：GateArray）2门海（Sea-of-Gate）3标准单元（Standard-Cells）17TJU.ASICCenter---ArnoldShi门阵列（GA：GateArray）门阵列（GA：GateArray）——有通道门阵列Channeledgatearray）：就是将预先制造完毕的逻辑门以一定阵列的形式排列在一起，阵列间有规则布线通道，用以完成门与门之间的连接。未进行连线的半成品硅圆片称为“母片”。18TJU.ASICCenter---ArnoldShi半定制集成电路的“母片”19TJU.ASICCenter---ArnoldShi门海（SOG：Sea-of-Gate）门海（SOG：Sea-of-Gate）——无通道门阵列（Channellessgatearray）：也是采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提高电路性能供更大规模的集成度。门阵列生产步骤：（1）母片制造（2）用户连接和金属布线层制造20TJU.ASICCenter---ArnoldShi无布线通道的门海

(SOG)21TJU.ASICCenter---ArnoldShi半定制集成电路标准单元（Standard-Cells）：是指将电路设计中可能经常遇到的基本逻辑单元的版图按照最佳设计原则，遵照一定外形尺寸要求，设计好并存入单元库中，需要时调用、拼接、布线。各基本单元的版图设计遵循“等高不等宽”的原则。•目前标准单元的单元集成度已经达到VLSI的规模，用这些单元作为“积木块”，根据接口定义可以“搭建”成所需的功能复杂的电路22TJU.ASICCenter---ArnoldShi可编程逻辑器件可编程逻辑器件——这种器件实际上也是没有经过布线的门阵列电路，其完成的逻辑功能可以由用户通过对其可编程的逻辑结构单元（CLB）进行编程来实现。可编程逻辑器件主要有PAL、CPLD、FPGA等几种类型，在集成度相等的情况下，其价格昂贵，只适用于产品试制阶段或小批量专用产品。23TJU.ASICCenter---ArnoldShi设计复杂度及费用比较几种集成电路类型设计复杂度及费用比较FullCustomStandardCellGateArrayProgrammableLogicDevice24TJU.ASICCenter---ArnoldShi不同产量时成本与设计方法的关系25TJU.ASICCenter---ArnoldShi专用集成电路（ASIC）的设计要求对ASIC的主要设计要求为：设计周期短（Time-to-Market）设计正确率高（One-Time-Success）速度快低功耗、低电压可测性好，成品率高硅片面积小、特征尺寸小，价格低26TJU.ASICCenter---ArnoldShiSoC片上系统System-on-a-Chip，系统级芯片出现在20世纪90年代末，采用电子设计自动化（EDA）技术进行芯片设计，将完整计算机所有不同的功能块一次直接集成于一颗芯片上。公认的SOC特点：由可设计重用的IP核组成IP核应采用深亚微米以上工艺技术有多个MPU、DSP、MCU或其复合的IP核及存储模块27TJU.ASICCenter---ArnoldShiSoC

的结构28TJU.ASICCenter---ArnoldShi典型的多媒体处理SoC29TJU.ASICCenter---ArnoldShiVLSI设计业面临的关键问题设计方法学的研究：理论和设计流程。IP核的复用。功耗、噪声和电迁移的分析工具。针对大规模芯片的阻、容、感提取工具。复杂芯片的验证与测试。良率。30TJU.ASICCenter---ArnoldShi数字设计的质量评价集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗431TJU.ASICCenter---ArnoldShi晶圆（SiliconWafer）SingledieWafer32TJU.ASICCenter---ArnoldShi

一个集成电路常称为Die33TJU.ASICCenter---ArnoldShi34TJU.ASICCenter---ArnoldShi芯片成品率α取决于制造工艺的复杂性的参数，大约为3单位面积缺陷率典型为0.5~1个/平方厘米芯片成本与芯片面积的四次方成正比35TJU.ASICCenter---ArnoldShi集成电路的成本固定成本：设计等可变成本：部件、封装、测试等36TJU.ASICCenter---ArnoldShi数字设计的质量评价集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗437TJU.ASICCenter---ArnoldShi功能性和稳定性功能性

稳定性电压传输特性噪声容限再生性方向性扇入和扇出理想的数字门抗噪声能力38TJU.ASICCenter---ArnoldShi电压传输特性V(x)V(y)fV(y)V(x)表示了输出电压与输入电压的关系VOH=f(VIL)VILVIHV(y)=V(x)开关阈值电压VMVOL=f(VIH)39TJU.ASICCenter---ArnoldShi逻辑电平映射到电压范围V(x)V(y)斜率=-1斜率=-1VOHVOLVILVIH"1""0"不确定区VOHVOLVILVIH可接受的高电平和低电平区域分别由VIH和VIL电平来界定，代表了VTC曲线上增益为-1的点40TJU.ASICCenter---ArnoldShi电容耦合举例Crosstalkvs.Technology0.16mCMOS0.12mCMOS0.35mCMOS0.25mCMOSPulsedSignal黑线quiet红线pulsedGlitchesstrengthvstechnology41TJU.ASICCenter---ArnoldShi噪声容限不确定区"1""0"VOHVILVOLVIHNMHNMLNMH=VOH-VIHNML=VIL-VOL噪声容限越大越好，但仍不够…GndVDDVDDGnd为了使电路稳定性强，应该使“0””1”的区间尽可能大低电平噪声容限NML高电平噪声容限NMH42TJU.ASICCenter---ArnoldShi再生性v0v1v2v3v4v5v6v0v2v1再生性保证一个受干扰的信号通过若干个逻辑级后逐渐收敛回到某个额定电平-11350246810t(nsec)V(volts)43TJU.ASICCenter---ArnoldShi具有再生性的条件v1=f(v0)v1=finv(v2)v0v1v2v3v4v5v6v0v1v2v3f(v)finv(v)具有再生性v0v1v2v3f(v)finv(v)不具有再生性要具有再生性,VTC应当具有一个增益绝对值大于1的过渡区。该过渡区以两个增益小于1的有效区域为边界。44TJU.ASICCenter---ArnoldShiDirectivity(方向性)门的方向性要求是单向的:changesinanoutputlevelshouldnotappearatanyunchanginginputofthesamecircuitInrealcircuitsfulldirectivityisanillusion(e.g.,duetocapacitivecouplingbetweeninputsandoutputs)例如:outputimpedanceofthedriverandinputimpedanceofthereceiverideally,theoutputimpedanceofthedrivershouldbezeroinputimpedanceofthereceivershouldbeinfinity45TJU.ASICCenter---ArnoldShi扇入和扇出扇出表示连接到驱动门输出端的负载的门的数目N扇入定义为门的输入端的数目MNM46TJU.ASICCenter---ArnoldShi理想的数字门对于一个理想的数字门在过渡区有无限大的增益门的阈值位于逻辑摆幅的中点高/低电平噪声容限都等于摆幅的一半输入阻抗为无穷大,输出阻抗为0g=-VoutVinRi

=Ro=0Fanout=NMH=NML=VDD/247TJU.ASICCenter---ArnoldShi数字设计的质量评价集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗448TJU.ASICCenter---ArnoldShi传播延时定义了对输入端信号的响应快慢tVoutVin输入波形输出波形tp=(tpHL+tpLH)/2传播延时t50%tpHL50%tpLHtf90%10%tr信号斜率VinVout49TJU.ASICCenter---ArnoldShi传播延时建模分析用一阶

RC网络分析RCvinvoutvout

(t)=(1–e–t/)V

where

=RC到达50%的点的时间

t=ln(2)=0.69到达90%的点的时间

t=ln(9)=2.250TJU.ASICCenter---ArnoldShi数字设计的质量评价集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗451TJU.ASICCenter---ArnoldShi功耗和能耗功耗意味着电路的每一次运算消耗多少能量及电路耗散多少热量峰值功耗Ppeak=Vddipeak平均功耗p(t)=v(t)i(t)=Vddi(t)Pavg=1/Tp(t)dt=Vdd/Tidd(t)dt功耗分为静态部分和动态部分两类E(joules)=CLVdd2P01+tsc

Vdd

Ipeak

P01

+Vdd

IleakageP(watts)=CLVdd2f01+tscVdd

Ipeakf01+

Vdd

Ileakage

f01=P01*fclock

52TJU.ASICCenter---ArnoldShi业界消息：英特尔研制出22纳米微处理器制造工艺2009.9.23日消息，英特尔美国信息技术峰会(IDF)于今日在美国举行，该公司总裁欧德宁在峰会上展示了世界上第一款基于22纳米制造工艺可工作芯片的硅晶圆。据介绍，22纳米的工艺将出现在未来英特尔的处理器中。欧德宁展示的22纳米晶圆由多个芯片构成，每个芯片都包含364兆位的SRAM存储器，在指甲盖大的面积上集成了29亿个晶体管。

英特尔预计今年年底会推出32纳米制程的westmere处理器产品线，明年晚些时候推进的新架构sandybridge也采用32纳米技术；

预计2011年开始启用22纳米技术，到2012年开始启用第二代22纳米技术，并有望出产第一代的原生八核心处理器。53TJU.ASICCenter---ArnoldShiMoore定律54TJU.ASICCenter---ArnoldShi采用IBM的新技术2011年可启用22纳米技术据有关消息报道，IBM公司正式宣布到2011年可正式启用22纳米制程技术，当前所采用的45纳米蚀刻印刷技术将无法兼容最新的芯片制造技术规格，主要是当前技术无法适用于22纳米级别的小尺寸芯片切割，而IBM的技术则能够在光学控制方面借复杂算法达成足够的精确度。

IBM的新技术叫做computATIonscaling（CS），能够在22纳米以及更高精度级别实现芯片产品的复杂化生产，同时还包括更高性能和更低能耗表现。新技术可以用在处理器，内存，DSP，以及电子晶圆的任意领域。55TJU.AS