【无线射频芯片】-射频集成电路的电源管理

1/1射频集成电路的电源管理随着射频集成电路(RFIC)中集成的元件不断增多，噪声耦合源也日益增多，使电源管理变得越来越重要。本文将描述电源噪声可能对RFIC性能造成的影响。虽然本文的例子是集成锁相环(PLL)和电压掌握振荡器(VCO)的ADRF6820正交解调器，但所得结果也适用于其他高性能RFIC。

电源噪声会在解调器中形成混频积，因而可能导致线性度下降，并对PLL/VCO中的相位噪声性能造成不利影响。本文将具体描述电源评估方案，同时供应采纳低压差调整器(LDO)和开关调整器的推举电源设计。

凭借双电源和超高RF集成度，ADRF6820是适合争论的一款抱负器件。它使用的有源混频内核与ADL5380正交解调器相像，PLL/VCO内核与ADRF6720相同，因此，本文所供应信息也可用于这些器件。另外，电源设计也可用于要求3.3V或5.0V电源、功耗相像的新型设计。

ADRF6820正交解调器和频率合成器（如图1所示）特别适合新一代通信系统。该器件功能丰富，包括一个高线性度宽带I/Q解调器、一个集成小数N分频PLL和一个低相位噪声多核VCO。另外集成一个2:1RF开关、一个可调谐RF巴伦、一个可编程RF衰减器和两个LDO。这款高度集成的RFIC采纳6mm6mmLFCSP封装。

图1.ADRF6820简化功能框图

电源灵敏度

受电源噪声影响最大的模块为混频器内核和频率合成器。耦合至混频器内核的噪声会形成无用信号，结果会导致线性度和动态范围下降。这对正交解调器尤其重要，由于低频混频积在目标频带之内。类似地，电源噪声可能导致PLL/VCO相位噪声性能下降。无用混频产物和相位噪声性能下降是多数混频器和频率合成器的常见问题，但准确的下降幅度取决于芯片的架构和布局。了解这些电源灵敏度有利于设计出更加鲁棒的电源，使性能和效率达到最优。

正交解调器灵敏度

ADRF6820采纳一个双平衡吉尔伯特单元有源混频器内核，如图2所示。双平衡意味着LO和RF端口都采纳差分驱动方式。

图2.吉尔伯特单元双平衡有源混频器

在滤波器抑制高阶谐波以后，所得到的混频器输出为RF和LO输入的和与差。差项（也称为IF频率）在目标频带之内，是所需信号。和项在频带之外，要进行滤波处理。

抱负状况下，只有所需RF和LO信号会输入混频器内核，但很少是这种状况。电源噪声可能耦合到混频器输入中并表现为混频杂散。依据噪声耦合源的不同，混频杂散的相对幅度可能不同。图3所示为一种示例混频器输出频谱，其中，由于电源噪声的耦合，其与有用信号的混频产物也消失在输出频谱上。在图中，CW对应于耦合到供电线路的连续波或正弦信号。比如，噪声可能是来自600kHz或1.2MHz开关调整器的时钟噪声。电源噪声可能导致两个不同的问题；假如噪声耦合到混频器输出，CW音将没有经过任何频率转换，消失在输出端。假如耦合发生在混频器输入端，则CW音会调制RF和LO信号，并在IFCW产生积。

图3.电源噪声耦合条件下的示例混频器输出频谱

这些混频积可能接近目标IF信号，因此，要滤除它们是很困难的，动态范围损失是不行避开的。正交解调器尤其如此，由于它们的基带是复数且以直流为中心。ADRF6820的解调带宽范围为直流至60