可编程逻辑器件

可编程逻辑器件第一页，共六十页，编辑于2023年，星期五3.1可编程逻辑器件概述●

问题的提出A：要求设计一个逻辑方程：P=(A2XNORB2)XOR(A1XNORB1)XOR(A0XNORB0)B：要求设计二个10进制计数器，其中一个时钟为1M，另一个时钟为100K。（要求用同步设计）所用器件均为GAL22V10，其包括10个I/O口、12个输入口、10个寄存器单元，最高频率为125M

第二页，共六十页，编辑于2023年，星期五

第三页，共六十页，编辑于2023年，星期五GAL22V10输出逻辑宏单元结构图

结果A：器件适配出错无法实现设计

B：器件适配出错无法实现设计第四页，共六十页，编辑于2023年，星期五●

无法实现的理由A：该方程化简后有32个乘积项，需输出宏单元提供32个与门，但或门最多的管脚也只有16个与门B：该可编程器件所有寄存器的时钟脚都连到了一起，所以只能有一个时钟输入信号第五页，共六十页，编辑于2023年，星期五●

解决方案A：多级宏单元级连将P=(A2XNORB2)XOR(A1XNORB1)XOR(A0XNORB0)改为：P1=(A2XNORB2)XOR(A1XNORB1)8个乘积项P=P1XOR(A0XNORB0)4个乘积项B：选用其他器件●

结论我们有必要对可编程器件的硬件结构有一个较深入的了解第六页，共六十页，编辑于2023年，星期五●

可编程逻辑器件的分类

第七页，共六十页，编辑于2023年，星期五●

可编程逻辑器件的基本结构任何组合函数都可表示为与—或表达式◆由“与门阵列”和“或门阵列”加上输入输出电路构成

◆查找表结构器件查找表(LookUpTable)实际上是用静态存储器(SRAM)构成函数发生器。第八页，共六十页，编辑于2023年，星期五可一实现任意4变量的组合电路●

4输入与门的例子第九页，共六十页，编辑于2023年，星期五PLD的逻辑符号表示方法(1)输入缓冲器表示方法(2)逻辑门的表示方法第十页，共六十页，编辑于2023年，星期五3.2简单可编程逻辑器件可编程只读存储器PROM

特点：与阵列固定、或阵列可编程第十一页，共六十页，编辑于2023年，星期五●

可编程逻辑器件PLD

例:用PROM实现以下逻辑函数:第十二页，共六十页，编辑于2023年，星期五2.可编程逻辑阵列PLA(ProgrammableLogicArray)特点：与阵列、或阵列均可编程第十三页，共六十页，编辑于2023年，星期五例:用PLA实现逻辑函数

第十四页，共六十页，编辑于2023年，星期五3.可编程阵列逻辑PAL（ProgrammableArrayLogic）PAL的与阵列可编程，或阵列是固定的。第十五页，共六十页，编辑于2023年，星期五●

4种常见的PLD输出电路结构(1)专用输出基本门阵列结构第十六页，共六十页，编辑于2023年，星期五(2)带反馈的可编程I／O结构输出端为一个可编程控制的三态缓冲器当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用；当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。第十七页，共六十页，编辑于2023年，星期五(3)带异或门的输入输出结构

第十八页，共六十页，编辑于2023年，星期五(4)寄存器型输出结构适合于实现计数器、移位寄存器等时序逻辑电路第十九页，共六十页，编辑于2023年，星期五●

简单可编程逻辑器件存在的问题阵列容量较小，不适合于实现规模较大的设计对象。片内触发器资源不足。不能适用于规模较大的时序电路。输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、

不必拔插待编程芯片就可下载的编程技术。第二十页，共六十页，编辑于2023年，星期五3.3复杂可编程逻辑器件●

CPLD是由GAL发展起来的,其主体结构仍是与或阵列。自从90年代初Lattice公司高性能的具有在系统可编程ISP(InSystemProgrammable)功能的CPLD以来,CPLD发展迅速。具有ISP功能的CPLD器件由于具有同FPGA器件相似的集成度和易用性,在速度上还有一定的优势。●

FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。第二十一页，共六十页，编辑于2023年，星期五●

世界主要PLD厂商九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX7000,FELX10K,APEX20K，ACEX1K。普遍认为其开发工具—MaxplusII是较成功的PLD开发平台。新近推出的新一代完全集成设计环境Quartus提供了对APEX20K系列芯片的最好支持，弥补了MaxplusII某些功能的不足。Altera/第二十二页，共六十页，编辑于2023年，星期五

/Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比ALTERA和XILINX略逊一筹。中小规模PLD比较有特色，而且参考书较多，不过其大规模PLD的竞争力还不够强(Lattice没有基于查找表技术的大规模FPGA)1999年推出可编程模拟器件。99年收购Vantis（原AMD子公司）,成为第三大可编程逻辑器件供应商。主要产品有ispLSI2000/5000/8000,MACH4/5第二十三页，共六十页，编辑于2023年，星期五/FPGA的发明者，老牌PLD公司，是最大可编程逻辑器件供应商之一。产品种类较全，主要有：XC9500/4000，Coolrunner(XPLA3)，Spartan,Vertex。开发软件为：Foundition3.1i。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。第二十四页，共六十页，编辑于2023年，星期五/反熔丝（一次性烧写）PLD的领导者，由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市场。第二十五页，共六十页，编辑于2023年，星期五●

MAX7000S的结构和工作原理

第二十六页，共六十页，编辑于2023年，星期五●

MAX7128S的主要性能基于E2PROM的PLD5.0V电源电压具有JTAG接口和ISP功能芯片容量从600~5000门引脚至引脚之间的延迟5nS多种封装形式44Pin~208Pin多电压I/O接口，可以与3.3V和5V器件接口第二十七页，共六十页，编辑于2023年，星期五●

MAX7128S的引脚和封装

第二十八页，共六十页，编辑于2023年，星期五●

MAX7128SLC84的引脚

第二十九页，共六十页，编辑于2023年，星期五●

MAX7000S的结构和工作原理

第三十页，共六十页，编辑于2023年，星期五●

MAX7000S宏单元的结构和原理从逻辑单元结构可以看到，既可实现组合逻辑电路也可实现时序逻辑电路。第三十一页，共六十页，编辑于2023年，星期五●

MAX7000S的结构和工作原理◆可编程连线阵列PIA通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。MAX7000S的专用输入、I/O引脚和宏单元输出都连接到PIA，而PIA把这些信号送到器件内的各个地方。MAX7000S的PIA具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。第三十二页，共六十页，编辑于2023年，星期五◆I/O控制块

第三十三页，共六十页，编辑于2023年，星期五◆多电压（Multivolt）I/O接口

第三十四页，共六十页，编辑于2023年，星期五●

ACEX1K的结构和工作原理

第三十五页，共六十页，编辑于2023年，星期五●

ACEX1K结构框图

第三十六页，共六十页，编辑于2023年，星期五●

EAB结构框图

第三十七页，共六十页，编辑于2023年，星期五●

FPGA的结构和工作原理◆逻辑单元(LE)构成第三十八页，共六十页，编辑于2023年，星期五●

逻辑单元的工作模式正常模式适合于一般逻辑应用和各种译码功能运算模式提供两个3输入LUT，适合完成加法器、累加器和比较器。一个计算3输入函数，1个生成进位加减计数模式提供计数器使能，时钟使能，同步加减控制和数据加载选择可清除的计数模式类似加减计数方式，但支持同步清除而不是加减控制第三十九页，共六十页，编辑于2023年，星期五◆正常模式

第四十页，共六十页，编辑于2023年，星期五◆运算模式

第四十一页，共六十页，编辑于2023年，星期五◆加减计数模式

第四十二页，共六十页，编辑于2023年，星期五◆可清除的计数模式

第四十三页，共六十页，编辑于2023年，星期五●

内部三态仿真提供了除物理三态以外的内部三态可避免多个物理三态的OE选通造成的冲突和没有OE选通所造成的悬浮第四十四页，共六十页，编辑于2023年，星期五●

LAB结构框图

第四十五页，共六十页，编辑于2023年，星期五●

快速通道连接

第四十六页，共六十页，编辑于2023年，星期五●

ACEX1K的互连资源

第四十七页，共六十页，编辑于2023年，星期五●

IOE结构框图

第四十八页，共六十页，编辑于2023年，星期五●

FPGAvsCPLD◆集成度

FPGA可以达到比CPLD更高的集成度,同时也具有更复杂的布线结构和逻辑实现。◆适合结构

FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而积项丰富的结构。◆编程

CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程,在编程上FPGA比CPLD具有更大的灵活性◆功率消耗

CPLD的缺点比较突出。一般情况下,CPLD功耗要比FPGA大,且集成度越高越明显第四十九页，共六十页，编辑于2023年，星期五

◆速度

CPLD优于FPGA。由于FPGA是门级编程，且CLB之间是采用分布式互连；而CPLD是逻辑块级编程,且其逻辑块互连是集总式的。因此，CPLD比FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。◆使用方便性

CPLD比FPGA要好。CPLD的编程工艺采用E2CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片,且使用方法复杂，保密性差。第五十页，共六十页，编辑于2023年，星期五

◆编程方式目前的CPLD主要是基于E2PROM或FLASH存储器编程,编程次数达1万次。其优点是在系统断电后，编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程(ISP)CPLD两种。

FPGA大部分是基于SRAM编程,其缺点是编程数据信息在系统断电时丢失,每次上电时,需从器件的外部存储器或计算机中将编程数据写入SRAM中。其优点是可进行任意次数的编程,并可在工作中快速编程,实现板级和系统级的动态配置,因此可称为在线重配置的PLD或可重配置硬件第五十一页，共六十页，编辑于2023年，星期五3.4可编程逻辑器件的编程技术在系统编程技术（InSystemProgrammable）

isp技术用编程器直接在用户的目标系统或印制板上对PLD芯片下载。具有isp性能的器件是E2CMOS工艺制造，其编程信息存储于